牛強(qiáng)軍， 緱朋帥

(1.鄭州大學(xué)信息工程學(xué)院，鄭州 450001； 2.空軍第一航空學(xué)院航空電子工程系，河南 信陽(yáng) 464000)

基于DSP+FPGA的儀表著陸機(jī)載接收機(jī)檢測(cè)儀

牛強(qiáng)軍1,2， 緱朋帥1

(1.鄭州大學(xué)信息工程學(xué)院，鄭州 450001； 2.空軍第一航空學(xué)院航空電子工程系，河南 信陽(yáng) 464000)

基于DSP+FPGA結(jié)構(gòu)開發(fā)一種儀表著陸機(jī)載接收機(jī)檢測(cè)儀，用于解決傳統(tǒng)檢測(cè)設(shè)備存在的攜帶不便、效率低、成本高的問(wèn)題。以DSP+FPGA結(jié)構(gòu)為核心配合外圍信號(hào)合成、接口轉(zhuǎn)換、模擬信號(hào)采樣和人機(jī)交互等電路組成了儀表著陸機(jī)載接收機(jī)檢測(cè)儀的電路系統(tǒng)。解決了儀表著陸地面臺(tái)站信號(hào)模擬、基于FPGA的ARINC429協(xié)議轉(zhuǎn)換和基于DSP的檢測(cè)策略設(shè)計(jì)與數(shù)據(jù)分析等問(wèn)題。結(jié)果表明，該檢測(cè)儀能夠?qū)崿F(xiàn)對(duì)儀表著陸機(jī)載接收機(jī)的檢測(cè)，使用靈活方便。

儀表著陸系統(tǒng)； 檢測(cè)儀； 信號(hào)模擬； ARINC429

0 引言

據(jù)調(diào)查研究顯示，飛機(jī)著陸階段是飛行事故高發(fā)時(shí)段，超過(guò)60%的飛行事故發(fā)生在該階段，因此在飛機(jī)著陸階段對(duì)其進(jìn)行精密引導(dǎo)尤為必要。儀表著陸系統(tǒng)(Instrument Landing System，ILS)是飛機(jī)精密進(jìn)場(chǎng)引導(dǎo)設(shè)備。儀表著陸機(jī)載接收機(jī)接收地面導(dǎo)航臺(tái)站播發(fā)的導(dǎo)航信號(hào)，實(shí)時(shí)地向飛行員提供角度引導(dǎo)信息和距離信息，保障飛機(jī)可在低能見度甚至完全不可見的條件下安全著陸[1]。儀表著陸系統(tǒng)作為精密進(jìn)場(chǎng)引導(dǎo)設(shè)備，其工作狀態(tài)直接影響飛機(jī)的安全著陸，因此對(duì)儀表著陸機(jī)載接收機(jī)定期進(jìn)行檢測(cè)與校驗(yàn)是十分必要的。

目前的檢測(cè)設(shè)備多采用將檢測(cè)單元和信號(hào)模擬單元分離設(shè)計(jì)的方法[2]，這種由上述兩個(gè)單元構(gòu)建而成的檢測(cè)設(shè)備體積較大、難于攜帶，不適合外場(chǎng)使用，此外檢測(cè)單元和信號(hào)模擬單元分離設(shè)計(jì)也會(huì)增加成本。針對(duì)上述缺點(diǎn)，結(jié)合目前軍用和民用領(lǐng)域?qū)x表著陸機(jī)載接收機(jī)檢測(cè)設(shè)備的要求，設(shè)計(jì)了一種儀表著陸機(jī)載接收機(jī)檢測(cè)儀。

1 設(shè)計(jì)思路

檢測(cè)儀按照“送信號(hào)，看輸出”的設(shè)計(jì)思想進(jìn)行設(shè)計(jì)[3]。一次完整的測(cè)試包括：1) 模擬著陸信號(hào)；2) 將著陸信號(hào)注入被測(cè)單元(UUT)；3) 檢測(cè)并分析UUT的反饋信息然后得出檢測(cè)報(bào)告。檢測(cè)儀首先模擬儀表著陸航向信標(biāo)臺(tái)(LOC)和下滑信標(biāo)臺(tái)(GS)的信號(hào)，將信號(hào)注入儀表著陸機(jī)載接收機(jī)，檢測(cè)并分析儀表著陸機(jī)載接收機(jī)的反饋信息，進(jìn)而判斷儀表著陸機(jī)載接收機(jī)各項(xiàng)性能指標(biāo)是否符合技術(shù)指標(biāo)要求。

2 系統(tǒng)硬件組成

檢測(cè)儀的硬件組成如圖1所示。

圖1 儀表著陸機(jī)載接收機(jī)檢查儀硬件組成Fig.1 The hardware structure of instrument landing airborne receiver detector

系統(tǒng)以DSP+FPGA結(jié)構(gòu)為核心，外圍搭配信號(hào)采集、波形合成、接口轉(zhuǎn)換等電路構(gòu)成的完整電路系統(tǒng)。DSP作為檢測(cè)儀的主運(yùn)算器件，用于控制FPGA輸出激勵(lì)信號(hào)、接收FPGA的采樣數(shù)據(jù)、分析采樣數(shù)據(jù)并得出檢測(cè)報(bào)告。FPGA用于完成ARINC429協(xié)議轉(zhuǎn)換、AD芯片的時(shí)序控制、采樣數(shù)據(jù)的預(yù)處理和音頻數(shù)字調(diào)制信號(hào)的合成等。此外，儀表著陸航向信標(biāo)信號(hào)和下滑信標(biāo)信號(hào)輸出端口、AD采樣端口和ARINC429收發(fā)端口集中設(shè)計(jì)成一個(gè)端口適配電路，這方便了檢測(cè)儀和接收機(jī)的連接。

DSP是整個(gè)系統(tǒng)的核心處理器，它需要按照設(shè)定的檢測(cè)策略對(duì)儀表著陸機(jī)載接收機(jī)進(jìn)行檢測(cè)，然后分析檢測(cè)結(jié)果并生成檢測(cè)報(bào)告。DSP采用的是美國(guó)TI公司的TMS320VC5402，該芯片是一種性能優(yōu)異的16 bit定點(diǎn)DSP，采用改進(jìn)哈佛結(jié)構(gòu)和指令流水線操作，處理速度可達(dá)100 MIPS,該特點(diǎn)可以滿足檢測(cè)儀復(fù)雜檢測(cè)策略運(yùn)行和大量數(shù)據(jù)處理的要求。

檢測(cè)儀對(duì)儀表著陸機(jī)載接收機(jī)檢測(cè)時(shí)要接收機(jī)載設(shè)備輸出的數(shù)字信息并采集其輸出的模擬信號(hào)。這里通過(guò)ARINC429總線接收機(jī)載設(shè)備反饋的數(shù)字信息，并由FPGA控制ADC進(jìn)行模擬信號(hào)采樣，所以FPGA要完成ARINC429協(xié)議轉(zhuǎn)換和ADC采樣時(shí)序控制等工作。在信號(hào)模擬過(guò)程中，F(xiàn)PGA還必須完成音頻數(shù)字調(diào)制信號(hào)的合成，F(xiàn)PGA將數(shù)字調(diào)制信號(hào)送入DDS完成波形合成。綜合考慮設(shè)計(jì)需求和對(duì)硬件的要求，系統(tǒng)選用Cyclone III系列的EP3C25E144C8N作為協(xié)議轉(zhuǎn)換、模擬采樣、調(diào)制信號(hào)合成等的運(yùn)算及控制單元，該芯片具有豐富的硬件資源[4]，這滿足音頻調(diào)制信號(hào)合成時(shí)大數(shù)據(jù)量波形表存儲(chǔ)、調(diào)制度調(diào)整時(shí)大量乘法運(yùn)算以及協(xié)議轉(zhuǎn)換時(shí)高速運(yùn)算的要求。

2.1 信號(hào)模擬單元

航向信號(hào)和下滑信號(hào)都屬于調(diào)幅信號(hào)，兩信號(hào)頻帶范圍寬、波道間隔小、載波穩(wěn)定度要求高[5]，并且要求輸出信號(hào)電平在保持高度穩(wěn)定的同時(shí)輸出功率在-40～-110 dBm范圍內(nèi)能夠以1 dB步進(jìn)衰減。信號(hào)模擬單元輸出的信號(hào)作為激勵(lì)信號(hào)使用，必須符合上述指標(biāo)要求。

綜合分析這些技術(shù)指標(biāo)，選擇了以FPGA和具有幅度調(diào)諧功能的DDS相結(jié)合的方式合成航向信號(hào)和下滑信號(hào)。AD9915是一個(gè)數(shù)字可編程的完整高頻合成器，支持2.5 GHz的時(shí)鐘速度，內(nèi)置12位DAC能夠輸出高達(dá)1 GHz的模擬正弦波，并且其頻率分辨率高達(dá)135 PHz，能夠滿足系統(tǒng)對(duì)帶寬和頻率準(zhǔn)確度要求高的需求。AD9915包含一個(gè)高速32位并行數(shù)據(jù)輸入端口，支持以高數(shù)據(jù)率對(duì)幅度調(diào)諧字快速編程，AD9915的參數(shù)最高能以156 MSPS的速率更新，因此AD9915支持寬帶調(diào)制[6]，這些特點(diǎn)滿足設(shè)計(jì)中幅度調(diào)制的較高要求。

航向信號(hào)和下滑信號(hào)的音頻調(diào)制信號(hào)都是兩個(gè)單音正弦信號(hào)的疊加，具有較強(qiáng)的周期性，因此由FPGA合成音頻數(shù)字調(diào)制信號(hào)。主處理器DSP將所合成信號(hào)的參數(shù)(工作模式、載波波道、調(diào)制度差、識(shí)別信息等)送入FPGA，F(xiàn)PGA根據(jù)這些參數(shù)合成音頻調(diào)制信號(hào)，并通過(guò)32位數(shù)據(jù)總線持續(xù)不斷地將數(shù)字音頻調(diào)制信號(hào)送入AD9915的幅度調(diào)諧寄存器，AD9915利用自身的幅度調(diào)諧功能將幅度調(diào)諧寄存器中的數(shù)據(jù)加載到載波上，這樣就得到了航向信標(biāo)或下滑信標(biāo)信號(hào)。又因?yàn)檩敵鲂盘?hào)要在較大范圍內(nèi)步進(jìn)調(diào)整，這是一項(xiàng)較高的指標(biāo)要求，所以選擇了由定值電控衰減器和程控步進(jìn)衰減器組合使用的方法來(lái)滿足輸出電平在大范圍內(nèi)步進(jìn)衰減的指標(biāo)要求[7]。圖2所示為硬件結(jié)構(gòu)，其基本結(jié)構(gòu)由FPGA，DDS，輸出功率控制電路和分路器電路等組成。

圖2 信號(hào)模擬單元硬件結(jié)構(gòu)Fig.2 The hardware structure of signal simulation unit

2.2 測(cè)控單元

儀表著陸機(jī)載接收機(jī)接收到航向或下滑激勵(lì)信號(hào)后,會(huì)同時(shí)以數(shù)字和模擬兩種方式輸出與該激勵(lì)信號(hào)相對(duì)應(yīng)的反饋信息。儀表著陸機(jī)載接收機(jī)受到激勵(lì)后，檢測(cè)儀需要通過(guò)ARINC429接口接收其數(shù)字反饋信息，并且檢測(cè)儀需要同時(shí)采樣機(jī)載接收機(jī)反饋的模擬信號(hào)。因此，測(cè)控單元要實(shí)現(xiàn)ARINC429通信和雙通道的模擬采樣功能。測(cè)控單元的硬件結(jié)構(gòu)如圖3所示，主要由FPGA和外圍的ARINC429發(fā)送器HI-8585、接收器HI-8444以及模數(shù)轉(zhuǎn)換芯片組成。

圖3 測(cè)控單元硬件結(jié)構(gòu)Fig.3 The hardware structure of measurement and control unit

如前文所述，儀表著陸機(jī)載接收機(jī)接收到激勵(lì)信號(hào)后會(huì)輸出與該激勵(lì)信號(hào)相對(duì)應(yīng)的數(shù)字信息。這些數(shù)字信息通過(guò)ARINC429總線傳輸給飛機(jī)控制設(shè)備、顯示設(shè)備等其他單元，所以檢測(cè)儀需要通過(guò)ARINC429總線接收機(jī)載接收機(jī)的數(shù)字反饋信息，并判斷這些信息是否與激勵(lì)信號(hào)攜帶的信息相一致，這樣就達(dá)到了數(shù)字信息檢測(cè)的目的。

在此利用FPGA實(shí)現(xiàn)ARINC429總線協(xié)議轉(zhuǎn)換。DSP將并行數(shù)據(jù)送入FPGA，F(xiàn)PGA依據(jù)ARINC429協(xié)議對(duì)該并行數(shù)據(jù)進(jìn)行編碼，然后將其轉(zhuǎn)換為串行數(shù)據(jù)并發(fā)送出去。接收數(shù)據(jù)時(shí)，F(xiàn)PGA將接收到的串行數(shù)據(jù)流按照ARINC429協(xié)議轉(zhuǎn)換為并行數(shù)據(jù)，然后將其送入FIFO緩沖區(qū)等待DSP讀取。ARINC429是通過(guò)雙極歸零脈沖進(jìn)行通信[8]，這里用HI-8585和HI-8444進(jìn)行電平轉(zhuǎn)換：HI-8585是一個(gè)總線發(fā)送器，由兩個(gè)邏輯輸入控制輸出端的差分電壓，F(xiàn)PGA通過(guò)一對(duì)數(shù)字信號(hào)線控制HI-8585將數(shù)字信號(hào)轉(zhuǎn)換為雙極歸零脈沖，然后通過(guò)ARINC429總線將其發(fā)送給機(jī)載接收機(jī)；HI-8444是一個(gè)四通道接收器，HI-8444可以將接收到的雙極歸零脈沖轉(zhuǎn)換為一對(duì)數(shù)字信號(hào)，F(xiàn)PGA按照ARINC429協(xié)議規(guī)定的速率采樣HI-8444輸出的數(shù)字信號(hào)，然后將采樣結(jié)果依次送入移位寄存器進(jìn)行串并轉(zhuǎn)換。機(jī)載接收機(jī)輸出的模擬電壓值和調(diào)制度差是一一對(duì)應(yīng)的，當(dāng)信號(hào)模擬單元給出特定的激勵(lì)信號(hào)后，機(jī)載接收機(jī)針對(duì)該激勵(lì)信號(hào)的響應(yīng)電壓值是固定的，所以這里需要檢測(cè)機(jī)載接收機(jī)的響應(yīng)電壓。FPGA產(chǎn)生控制時(shí)序，利用ADC芯片采樣模擬電壓，采集到的數(shù)據(jù)送入FIFO中暫存，等待DSP處理器的讀取。

2.3 人機(jī)交互單元

人機(jī)交互單元是工作人員與檢測(cè)儀交互的關(guān)鍵部分，該部分選用了一個(gè)獨(dú)立的MCU對(duì)面板鍵盤進(jìn)行掃描、對(duì)檢測(cè)報(bào)告進(jìn)行顯示以及對(duì)大量檢測(cè)數(shù)據(jù)進(jìn)行存儲(chǔ)等，這種結(jié)構(gòu)降低了DSP處理器的工作量，使其有足夠的資源完成檢測(cè)控制及檢測(cè)數(shù)據(jù)分析等任務(wù)。檢測(cè)儀通過(guò)人機(jī)交互單元可以接收外部控制參數(shù)、顯示檢測(cè)報(bào)告以及與上位機(jī)通信等功能。檢測(cè)儀面板鍵盤與LCD可用于參數(shù)輸入和結(jié)果顯示等。檢測(cè)儀在工作過(guò)程中會(huì)產(chǎn)生大量的檢測(cè)數(shù)據(jù)，這些數(shù)據(jù)可以在SD卡中存檔，方便以后查閱及導(dǎo)出。檢測(cè)儀還設(shè)有USB接口，通過(guò)USB接口檢測(cè)儀可以與PC進(jìn)行通信。USB接口具有最高控制優(yōu)先級(jí)，PC通過(guò)USB接口與檢測(cè)儀連接時(shí)檢測(cè)儀面板鍵盤和LCD會(huì)被禁用，檢測(cè)儀內(nèi)部定義了完整的命令接口，通過(guò)該命令接口與檢測(cè)儀進(jìn)行通信，PC可以調(diào)用檢測(cè)儀的全部硬件資源。PC通過(guò)USB總線依據(jù)命令接口對(duì)檢測(cè)儀的控制可以達(dá)到與檢測(cè)儀面板鍵盤完全相同的控制效果。該功能方便飛機(jī)維護(hù)工程師以該檢測(cè)儀為依托編寫上位機(jī)軟件，實(shí)現(xiàn)了二次開發(fā)。在人機(jī)交互單元中選用了STM32F103作為MCU，外圍搭配端口轉(zhuǎn)換電路、開關(guān)掃描電路以及顯示電路等構(gòu)成完整的人機(jī)交互電路。STM32F103單片機(jī)集成有LCD接口、SD接口和USB接口等外設(shè)，這些資源可以滿足人機(jī)交互單元的設(shè)計(jì)需求。人機(jī)交互單元硬件結(jié)構(gòu)見圖4。

圖4 人機(jī)交互單元硬件結(jié)構(gòu)Fig.4 The hardware structure of human-computer interaction unit

3 FPGA和DSP程序設(shè)計(jì)

3.1 FPGA程序設(shè)計(jì)

FPGA中的電路模塊是基于Verilog語(yǔ)言在Quartus II集成開發(fā)環(huán)境中設(shè)計(jì)的。在DSP控制下,FPGA主要完成ARINC429協(xié)議轉(zhuǎn)換、模擬采樣的時(shí)序控制、音頻調(diào)制信號(hào)合成等任務(wù)。

FPGA的工作流程：接收DSP發(fā)送的與激勵(lì)信號(hào)相關(guān)的信息，根據(jù)這些信息配合AD9915合成激勵(lì)信號(hào)；接收DSP發(fā)送的模擬信號(hào)采樣命令，觸發(fā)AD轉(zhuǎn)換，然后產(chǎn)生控制時(shí)序讀取AD芯片的轉(zhuǎn)換結(jié)果；接收DSP發(fā)送的數(shù)字信息，將其依據(jù)ARINC429協(xié)議進(jìn)行編碼，再將數(shù)據(jù)流通過(guò)HI-8585發(fā)送器送至ARINC429總線；接收HI-8444傳來(lái)的串行數(shù)據(jù)并將其轉(zhuǎn)換為并行數(shù)據(jù)，然后通知DSP反饋信息接收完成。

音頻信號(hào)的合成是基于DDS的基本原理完成的[9-11]，首先在FPGA中利用Altera提供的IP核構(gòu)造ROM正弦數(shù)據(jù)表，通過(guò)查找表方式合成單音正弦信號(hào),然后將不同頻率的單音正弦信號(hào)依據(jù)航向和下滑音頻調(diào)制信號(hào)的格式進(jìn)行疊加，這樣就合成音頻調(diào)制信號(hào)。

3.2 DSP程序設(shè)計(jì)

DSP處理器的程序是在CCS環(huán)境下開發(fā)的。程序主要包括DSP及外圍器件初始化、儀器自檢、參數(shù)的收發(fā)及對(duì)UUT檢測(cè)等幾部分，程序流程如圖5所示。

圖5 DSP程序流程圖Fig.5 Flow chart of DSP program

檢測(cè)儀上電后DSP初始化存儲(chǔ)器和其他外圍設(shè)備，然后DSP建立與FPGA和MCU的通信連接。自檢程序依靠?jī)x器內(nèi)部嵌入的自檢電路對(duì)其關(guān)鍵單元進(jìn)行自檢，實(shí)現(xiàn)檢測(cè)儀自身的故障診斷和隔離；同時(shí)儀器具有UUT認(rèn)證功能，這可以識(shí)別UUT的種類并檢測(cè)是否具有連接錯(cuò)誤，因而避免了因操作或連接不當(dāng)造成的不良后果。檢測(cè)儀對(duì)UUT進(jìn)行檢測(cè)時(shí)具有遍歷檢測(cè)和自定義模式檢測(cè)兩種工作方式。當(dāng)儀器工作在遍歷檢測(cè)模式時(shí)，檢測(cè)儀會(huì)對(duì)UUT所有波道的所有工作模式進(jìn)行遍歷式檢測(cè)。檢測(cè)內(nèi)容包括接收機(jī)靈敏度、波道選擇性、偏轉(zhuǎn)線性度、偏轉(zhuǎn)對(duì)稱度、偏轉(zhuǎn)靈敏度、模擬量輸出、數(shù)字量輸出和臺(tái)站識(shí)別音輸出等技術(shù)指標(biāo)。在自定義檢測(cè)模式下，DSP根據(jù)從鍵盤讀入的控制參數(shù)設(shè)定檢測(cè)模式，例如指定波道檢測(cè)等。遍歷檢測(cè)和自定義模式檢測(cè)的檢測(cè)內(nèi)容是相同的，但遍歷檢測(cè)需要更長(zhǎng)的時(shí)間。DSP對(duì)檢測(cè)數(shù)據(jù)進(jìn)行處理后會(huì)生成檢測(cè)報(bào)告，檢測(cè)報(bào)告存儲(chǔ)于SD卡中，可以隨時(shí)調(diào)閱。

4 調(diào)試結(jié)果

對(duì)檢測(cè)儀輸出的信號(hào)實(shí)際測(cè)量得到載波為108.1 MHz，調(diào)制度差為-0.175，輸出功率為-30 dBm時(shí)的頻譜圖，如圖6所示。

輸出信號(hào)的載波頻率穩(wěn)定度優(yōu)于8×10-7，90 Hz和150 Hz調(diào)制信號(hào)的頻率穩(wěn)定度優(yōu)于2.5%，輸出功率誤差小于3 dB,所設(shè)計(jì)的檢測(cè)儀輸出的射頻信號(hào)的各項(xiàng)技術(shù)指標(biāo)均達(dá)到技術(shù)要求。

圖6 儀表著陸信號(hào)頻譜圖Fig.6 Spectrum of instrument landing signal

通過(guò)示波器測(cè)量得到圖7所示檢測(cè)儀ARINC429通信單元信號(hào)波形。

圖7 ARINC429發(fā)送信號(hào)波形圖Fig.7 Waveform of ARINC429 sending signal

雙極歸零脈沖發(fā)送速率為100 kbit/s，差分驅(qū)動(dòng)電平約10.4 V，4位零電平時(shí)間間隔約為40 μs，符合ARINC429總線標(biāo)準(zhǔn)。另外，對(duì)檢測(cè)儀的ARINC429通信模塊與標(biāo)準(zhǔn)ARINC429接口板卡進(jìn)行了循環(huán)通信測(cè)試，長(zhǎng)時(shí)間的通信實(shí)驗(yàn)表明,檢測(cè)儀的ARINC429通信模塊能夠分別在100 kbit/s和48 kbit/s這兩個(gè)速率點(diǎn)上進(jìn)行可靠的通信。

5 結(jié)論

針對(duì)目前儀表著陸機(jī)載接收機(jī)檢測(cè)設(shè)備攜帶不便和設(shè)計(jì)成本高的問(wèn)題，設(shè)計(jì)了儀表著陸機(jī)載接收機(jī)檢測(cè)儀。檢測(cè)儀以DSP+FPGA結(jié)構(gòu)為核心，配合外圍電路解決了數(shù)據(jù)處理、協(xié)議轉(zhuǎn)換、模擬采樣和射頻信號(hào)合成等技術(shù)問(wèn)題，實(shí)現(xiàn)了儀表著陸機(jī)載接收機(jī)維修保障設(shè)備的小型化、智能化和自動(dòng)化。改進(jìn)了傳統(tǒng)檢測(cè)設(shè)備攜帶不便和設(shè)計(jì)成本高的問(wèn)題，為儀表著陸機(jī)載接收機(jī)的性能功能檢測(cè)與評(píng)估以及排故與維修提供了有力的保障。

[1] 吳苗,朱銀兵,李方能,等.無(wú)線電導(dǎo)航原理與信號(hào)接收技術(shù)[M].北京:國(guó)防工業(yè)出版社,2015.

[2] 牛強(qiáng)軍,徐其東.機(jī)載著陸設(shè)備綜合測(cè)試系統(tǒng)的研制[J].計(jì)算機(jī)測(cè)量與控制,2011,19(10):2364-2366.

[3] 李行善,左毅,孫杰.自動(dòng)測(cè)試系統(tǒng)集成技術(shù)[M].北京:電子工業(yè)出版社,2004.

[4] Altera Corporation.Cyclone III device handbook [EB/OL].(2012-08-01)[2016-04-02].https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/cyc3/ cyclone3_handbook.pdf.

[5] 中國(guó)國(guó)家標(biāo)準(zhǔn)化管理委員會(huì).GB/T 14282.3-2006儀表著陸系統(tǒng)(ILS)第3部分:航向信標(biāo)性能要求和測(cè)試方法[S].北京：中國(guó)國(guó)家標(biāo)準(zhǔn)化管理委員會(huì)，2006.

[6] Analog Devices,Inc.AD9915 data sheet [EB/OL].(2012-2013)[2016-04-02].http://www.analog.com/media/cn/technical-documentation/data-sheets/AD9915_CN.pdf.

[7] 孫亞偉,黃家成,曹乃森.甚高頻全向信標(biāo)(VOR)/儀表著陸系統(tǒng)(ILS)標(biāo)準(zhǔn)信號(hào)源設(shè)計(jì)[J].電子測(cè)量技術(shù),2008,31(7):59-62.

[8] 侯翔昊,楊堯,王民鋼.基于DSP與FPGA多路ARINC429數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)[J].電力電子技術(shù),2013,47(8):107-108.

[9] 白居憲.直接數(shù)字頻率合成[M].西安:西安交通大學(xué)出版社,2007.

[10] 鄧耀華,吳黎明,張力鍇.基于FPGA的雙DDS任意波發(fā)生器設(shè)計(jì)與雜散噪聲抑制方法[J].儀器儀表學(xué)報(bào),2009,30(11):2255-2261.

[11] 楊皓翔.基于FPGA的無(wú)相位截?cái)嗾`差DDS研究[D].成都:電子科技大學(xué),2015.

DSP+FPGA Based Detector for Airborne Receiver of Instrument Landing System

NIU Qiang-jun1,2, GOU Peng-shuai1

(1.Information and Engineering Institute,Zhengzhou University,Zhengzhou 450001,China; 2.Department of Aeronautic Electronic Engineering,The First Aeronautic Institute of Air Force,Xinyang 464000,China)

To solve the inefficiency and high cost problems of the traditional detection equipment,an airborne receiver detector was developed for Instrument Landing System (ILS).Taking the DSP+FPGA architecture as the core,the circuit system of the ILS airborne receiver detector was composed together with the circuits of peripheral signal synthesis,interface converters,analog sampling and human-computer interaction.Such problems as signal simulation of instrument landing ground station,the ARINC429 protocol conversion based on FPGA,the design of detection strategy and data analysis based on DSP,were solved.The detector is able to detect the ILS airborne receiver,which is easy and flexible to use.

instrument landing system; detector; signal simulation; ARINC429

牛強(qiáng)軍,緱朋帥.基于DSP+FPGA的儀表著陸機(jī)載接收機(jī)檢測(cè)儀[J].電光與控制，2017，24(9)：100-103,108.NIU Q J,GOU P S.DSP+FPGA based detector for airborne receiver of instrument landing system[J].Electronics Optics & Control,2017,24(9):100-103,108.

2016-09-23

2017-06-27

牛強(qiáng)軍(1969 —),男，河南新鄉(xiāng)人，碩士，教授，碩導(dǎo)，研究方向?yàn)闄C(jī)載綜合航空電子系統(tǒng)應(yīng)用與測(cè)試。

TN96

A

10.3969/j.issn.1671-637X.2017.09.021