甄國(guó)涌,王曉麗,李輝景

(1.中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.晉西工業(yè)集團(tuán)有限責(zé)任公司,太原 030027)

提高多通道數(shù)據(jù)采集系統(tǒng)采集精度的新方法

甄國(guó)涌1*,王曉麗2,李輝景1

(1.中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.晉西工業(yè)集團(tuán)有限責(zé)任公司,太原 030027)

采集精度除了與ADC的實(shí)際轉(zhuǎn)換位數(shù)相關(guān)的量化誤差有關(guān)外,還會(huì)受到一些噪聲和通道間信號(hào)串?dāng)_的影響。為提高采集精度,提出通過(guò)FPGA控制ADC對(duì)輸入信號(hào)進(jìn)行過(guò)采樣,然后在FPGA內(nèi)部實(shí)現(xiàn)抽取濾波和求平均值算法提高ADC轉(zhuǎn)換分辨率。該方法用廉價(jià)的芯片實(shí)現(xiàn)了只有昂貴芯片才能得到的精度指標(biāo),并且易于實(shí)現(xiàn)。最后利用了直方圖分析法對(duì)不同工作方式下所采集的數(shù)據(jù)進(jìn)行了分析比較,結(jié)果顯示該方法能夠有效的減小系統(tǒng)的測(cè)量誤差,提高了系統(tǒng)測(cè)量精度。

信號(hào)串?dāng)_;采集精度;過(guò)采樣;抽取濾波;求平均值;直方圖

如今,多通道數(shù)據(jù)采集系統(tǒng)被廣泛應(yīng)用于航空航天系統(tǒng)測(cè)試、工業(yè)自動(dòng)化、醫(yī)療衛(wèi)生、通信等各個(gè)行業(yè)中。人們對(duì)采集系統(tǒng)的性能指標(biāo)的要求越來(lái)越高,如高采樣率,高精度等。采集精度除了與ADC的實(shí)際轉(zhuǎn)換位數(shù)相關(guān)的量化誤差外,還受到一些噪聲因素和信號(hào)串?dāng)_的影響[1]。系統(tǒng)所需的分辨率一般取決于被測(cè)信號(hào)的動(dòng)態(tài)范圍、信號(hào)最小變化和信噪比要求等方面。分辨率越高,測(cè)量精度越高,越能真實(shí)的還原實(shí)際的物理信號(hào)。因此在一些高精度的測(cè)量系統(tǒng)中,多使用高分辨率的片外ADC來(lái)實(shí)現(xiàn)高精度測(cè)量。目前,ADC器件發(fā)展迅速,其分辨率可以從8 bit達(dá)到24 bit,采樣率也能實(shí)現(xiàn)從10 sample/s到1 Gsample/s的范圍,使用高分辨率的ADC芯片必將提高成本[2]。

除此之外,我們可以采用過(guò)采樣的方法來(lái)提高采集精度,通過(guò)對(duì)信號(hào)進(jìn)行多次采樣,在FPGA中對(duì)所產(chǎn)生的數(shù)據(jù)進(jìn)行比較,找出最大值和最小值后,將剩下的數(shù)據(jù)進(jìn)行求平均值。該方法無(wú)需增加額外的硬件器件,即可充分發(fā)揮測(cè)量系統(tǒng)的功能并獲取較高的信噪比。文中利用統(tǒng)計(jì)學(xué)原理,對(duì)采集的數(shù)據(jù)進(jìn)行了噪聲直方圖分析,通過(guò)對(duì)幾種不同方式采集的數(shù)據(jù)進(jìn)行比較分析,結(jié)果顯示該方法能顯著提高測(cè)量系統(tǒng)的性能。

1 多通道采集系統(tǒng)采集誤差來(lái)源

在一般的ADC電路應(yīng)用中,系統(tǒng)的測(cè)量精度除了與ADC的實(shí)際轉(zhuǎn)換位數(shù)相關(guān)的量化誤差外,還將受到一些噪聲因素的影響,如熱噪聲、雜色噪聲、電源電壓變化、采樣時(shí)鐘抖動(dòng)引起的相位噪聲等。這些噪聲充當(dāng)著“擾動(dòng)”信號(hào),使得原始信號(hào)變化超過(guò)ADC的LSB(最低有效位)邊界,改變量化輸出值,產(chǎn)生量化的誤差[3]。除了上述的影響因素外,在多通道數(shù)據(jù)采集系統(tǒng)中還存在著通道間信號(hào)的串?dāng)_問(wèn)題,如在數(shù)據(jù)采集電路中的運(yùn)算放大器,我們常采用負(fù)反饋設(shè)計(jì)相關(guān)的信號(hào)處理電路,如圖1所示。

圖1 信號(hào)處理電路

模擬開關(guān)進(jìn)行通道切換時(shí)將影響到運(yùn)放的容性負(fù)載的變化,使得運(yùn)放輸出異常,出現(xiàn)如振鈴、信號(hào)振蕩等現(xiàn)象[4]。開關(guān)切換速度越快受到的影響越大。圖2中所示的為兩路輸入信號(hào)和ADC輸入前信號(hào)的時(shí)域圖,其中1通道黃線為0 V輸入信號(hào),2通道綠線為5 V輸入的直流信號(hào),3通道藍(lán)線是通過(guò)模擬開關(guān)交替切換兩路信號(hào)而得到的進(jìn)入ADC前的信號(hào)。

圖2 信號(hào)串?dāng)_

由圖2可以看到,當(dāng)模擬開關(guān)以117.2 kHz的速度進(jìn)行切換以后,AD輸入端信號(hào)出現(xiàn)不穩(wěn)定現(xiàn)象,信號(hào)振蕩時(shí)間最長(zhǎng)的大約為700 ns,引起的信號(hào)幅度變化大約有650 mV。假如ADC的采樣點(diǎn)在圖中的a、b、c點(diǎn)處,勢(shì)必會(huì)造成較大的測(cè)量誤差。

經(jīng)多次測(cè)量發(fā)現(xiàn),信號(hào)抖動(dòng)的出現(xiàn)具有隨機(jī)性。圖3所示的是某次信號(hào)出現(xiàn)不穩(wěn)定時(shí)被采樣的時(shí)序波形。圖中4通道波形顯示的是某ADC的轉(zhuǎn)換控制信號(hào),當(dāng)該信號(hào)為低時(shí),ADC將輸入端信號(hào)保持并進(jìn)行量化輸出。圖中信號(hào)在被采樣時(shí)恰好出現(xiàn)了不穩(wěn)定,引起量化輸出值與實(shí)際信號(hào)的偏差較大,影響系統(tǒng)性能。信號(hào)的被采樣點(diǎn)應(yīng)避免出現(xiàn)在串?dāng)_的位置。

圖3 信號(hào)采樣異常

2 方法實(shí)現(xiàn)

2.1 多通道采集系統(tǒng)

如圖4所示,多通道數(shù)據(jù)采集系統(tǒng)主要由信號(hào)調(diào)理電路、模擬開關(guān)、模數(shù)轉(zhuǎn)換器以及FPGA控制與數(shù)據(jù)處理單元組成。其基本工作原理為:多路輸入的模擬信號(hào)首先經(jīng)過(guò)信號(hào)調(diào)理電路,使得信號(hào)滿足ADC轉(zhuǎn)換輸入的要求[5]。通過(guò)FPGA控制開關(guān)切換選通輸入信號(hào)進(jìn)入模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換,并將轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行相應(yīng)的數(shù)據(jù)處理后,輸出給后續(xù)處理單元,如數(shù)據(jù)存儲(chǔ)單元[6]。

圖4 多通道數(shù)據(jù)采集基本結(jié)構(gòu)圖

在整個(gè)系統(tǒng)中,FPGA是其最重要的控制核心,模擬開關(guān)通道切換,ADC器件實(shí)現(xiàn)轉(zhuǎn)換功能以及轉(zhuǎn)換后的數(shù)據(jù)處理均在FPGA的控制下完成[7]。系統(tǒng)的采樣率是受到模數(shù)轉(zhuǎn)換器轉(zhuǎn)換速率的限制,所有通道信號(hào)采樣率的總和fs應(yīng)該小于ADC器件的最快的轉(zhuǎn)換速率fm。如果在對(duì)信號(hào)進(jìn)行N倍過(guò)采樣的時(shí)候,應(yīng)滿足:N×fs≤fm。在利用模擬開關(guān)進(jìn)行通道間切換,到信號(hào)穩(wěn)定也需要一定的時(shí)間,信號(hào)的采樣點(diǎn)應(yīng)該在通道切換后信號(hào)保持穩(wěn)定以后,這也會(huì)降低系統(tǒng)的總采樣率。

2.2 過(guò)采樣原理

過(guò)采樣技術(shù)是使用比所需速率高得多的速率對(duì)模擬信號(hào)進(jìn)行采樣,并與數(shù)字濾波和抽取結(jié)合來(lái)提高分辨率的技術(shù)。過(guò)采樣實(shí)現(xiàn)過(guò)程可分為兩個(gè)部分:(1)以高于奈奎斯特采樣頻率對(duì)輸入的模擬信號(hào)進(jìn)行高速采樣;(2)數(shù)字抽取濾波器,實(shí)現(xiàn)低通濾波和降采樣。

假定以速率N·fs對(duì)原始信號(hào)進(jìn)行采樣(N稱為過(guò)采樣率)。輸出信號(hào)中量化噪聲的功率并不隨采樣頻率的變化而改變,但隨著采樣速率的提高,噪聲功率譜的分布帶寬將增大,這必然導(dǎo)致噪聲的功率譜密度減小,如圖5所示。但此時(shí)的信號(hào)頻帶仍然保持不變。因此,過(guò)采樣率的提高與落在信號(hào)頻譜內(nèi)的量化噪聲功率成反比變化[8]。

圖5 采用過(guò)采樣方法的噪聲功率譜

過(guò)采樣提高分辨率的基本原理是過(guò)采樣信號(hào)中的總量化噪聲與信號(hào)原始速率采樣相同,但是總的量化噪聲被分散在了更高的帶寬之中,通過(guò)數(shù)字濾波和抽取等方法來(lái)降低采樣率,減少量化噪聲,從而提高系統(tǒng)的信噪比(SNR),提高系統(tǒng)的分辨率。過(guò)采樣系數(shù)與系統(tǒng)分辨率的提高存在以下關(guān)系:fos=4wfs,w為希望增加的分辨率位數(shù),fos為過(guò)采樣頻率,fs為原始的采樣頻率。

圖7 FPGA控制實(shí)現(xiàn)6倍過(guò)采樣時(shí)序

2.3 試驗(yàn)平臺(tái)建立

圖6所示為一多通道數(shù)據(jù)采集系統(tǒng)組成圖。系統(tǒng)中ADC選用的ADI公司的AD7621,16 bit、3 Msample/s的逐次逼近型模數(shù)轉(zhuǎn)換器。模擬開關(guān)為16通道的多路選擇器ADG706,系統(tǒng)的控制部分全部由一片Spartan-IIIE系列的XC3S200E FPGA完成。其中FPGA控制模塊可以分成3個(gè)部分:控制電子開關(guān)切換單元、ADC采樣控制單元以及數(shù)據(jù)處理部分組成。圖7所示的是FPGA實(shí)現(xiàn)6倍過(guò)采樣的時(shí)序控制圖,其中“fosc”為系統(tǒng)時(shí)鐘,“convst”為ADC轉(zhuǎn)換控制信號(hào),為低的時(shí)候ADC進(jìn)行準(zhǔn)換,“convst”的轉(zhuǎn)換時(shí)間受芯片本身所限制,AD7621完成一次轉(zhuǎn)換的時(shí)間最快需要0.33 μs時(shí)間,“byte”是高低位轉(zhuǎn)換輸出控制,實(shí)現(xiàn)16 bit采樣數(shù)據(jù)輸出。從圖中可以看到,每完成一個(gè)通道的數(shù)據(jù)采樣必須在512個(gè)系統(tǒng)時(shí)鐘內(nèi)完成。信號(hào)選通以后需等待一定的時(shí)間完成信號(hào)的穩(wěn)定,然后連續(xù)進(jìn)行6次采樣,并將采樣后的數(shù)據(jù)緩存到FPGA內(nèi)部中,在下個(gè)通道信號(hào)選通以后到信號(hào)穩(wěn)定的這段時(shí)間內(nèi)實(shí)現(xiàn)數(shù)據(jù)抽取,找出最大值和最小值,然后將剩下的4個(gè)數(shù)據(jù)進(jìn)行求平均后輸出。

圖6 數(shù)據(jù)采集系統(tǒng)組成圖

FPGA中實(shí)現(xiàn)數(shù)據(jù)求和與求均值需要注意以下方面,在進(jìn)行數(shù)據(jù)求和之前,需要先對(duì)數(shù)據(jù)進(jìn)行位擴(kuò)展,如兩個(gè)16 bit的二進(jìn)制數(shù)相加的時(shí)候,需要先將其擴(kuò)展成17 bit位的數(shù)據(jù),同理4個(gè)16 bit的二進(jìn)制數(shù)相加的時(shí)候,需要先將其擴(kuò)展成18 bit的數(shù)據(jù),在其高位補(bǔ)“0”,不然會(huì)出現(xiàn)數(shù)據(jù)溢出現(xiàn)象。由于二進(jìn)制數(shù)據(jù)左移或右移即可實(shí)現(xiàn)乘二或除二的運(yùn)算,將4個(gè)二進(jìn)制數(shù)求和后的數(shù)據(jù)取前16 bit即為平均后的16 bit數(shù)據(jù)。

3 試驗(yàn)測(cè)試

綜合上文中所述,利用2節(jié)7號(hào)干電池產(chǎn)生的穩(wěn)定的直流信號(hào)源,采用了4種方法對(duì)其進(jìn)行采樣,用來(lái)比較測(cè)量結(jié)果。

圖8所示的就是對(duì)兩節(jié)7號(hào)干電池串聯(lián)輸出的直流信號(hào)進(jìn)行正常采樣,利用MATLAB對(duì)數(shù)據(jù)進(jìn)行還原后的得到的時(shí)域波形圖,從圖中我們可以看到輸出的電壓值在圍繞在2.919 V上下波動(dòng),波動(dòng)范圍大約是在2.917 V～2.922 V之間。

圖8 直流信號(hào)時(shí)域波形

圖9～圖11為分別在2倍過(guò)采樣、4倍過(guò)采樣和6倍過(guò)采樣情況下所獲取的樣本數(shù)據(jù)繪制的直方圖和高斯PDF曲線,通過(guò)MATLAB對(duì)樣本的均值、標(biāo)準(zhǔn)

差進(jìn)行了計(jì)算,如表1所示。從圖中我們可以看到,隨著采樣率的提高,代碼分布的寬度變窄,且更滿足高斯分布。同時(shí),采用比較判別以后使得輸出的效果更好。試驗(yàn)結(jié)果表明,在滿足AD轉(zhuǎn)換速率的前提下,通過(guò)對(duì)采樣信號(hào)進(jìn)行過(guò)采樣,隨后通過(guò)抽取和平均值濾波能夠有效提高信號(hào)的采集精度。

圖9 2倍采樣樣本直方圖

圖10 4倍采樣樣本直方圖

圖11 6倍采樣樣本直方圖

樣本總數(shù)最小值最大值平均值標(biāo)準(zhǔn)差正常采樣41568382353828738262.066.212倍過(guò)采樣41568382503828238265.042.944倍過(guò)采樣41568382443827438263.432.226倍過(guò)采樣(去掉最大、最小值)41568382573827038263.441.46

4 結(jié)論

文中針對(duì)多通道數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)特點(diǎn),利用FPGA實(shí)現(xiàn)過(guò)采樣控制和數(shù)據(jù)求平均值算法。通過(guò)多次試驗(yàn)表明,該方法簡(jiǎn)單,易于硬件實(shí)現(xiàn),對(duì)于多路信號(hào)采集精度的提高是一種行之有效的方法。不過(guò)文中提及的方法還是有些局限性,理論上,過(guò)采樣率越高,產(chǎn)生的效果越好,但在實(shí)際應(yīng)用中會(huì)受到FPGA數(shù)據(jù)處理速度以及轉(zhuǎn)換芯片的轉(zhuǎn)換速度所限制,對(duì)于一個(gè)多通道的數(shù)據(jù)采集系統(tǒng)而言,應(yīng)該選擇一個(gè)合適的過(guò)采樣系數(shù)。

[1] 李剛,張麗君,林凌. 利用過(guò)采樣技術(shù)提高ADC測(cè)量微弱信號(hào)時(shí)的分辨率[J]. 納米技術(shù)與精密工程,2009,7(1):71-75.

[2] Vrcelj B,Vaidyanathan P P. Equalization with Oversampling in Multiuser CDMA Systems[J]. Signal Processing,IEEE Transactions[See Also Acoustics,Speech,and Signal Processing,IEEE Transactions],2005,53(5):1837-1851.

[3] 李君. 基于過(guò)采樣技術(shù)提高ADC分辨率探析[J]. 科學(xué)計(jì)算與信息處理,2010,6(3):160-162.

[4] 黃玉崗,秦麗,李杰. 基于FPGA的彈載數(shù)?；旌喜杉鎯?chǔ)系統(tǒng)設(shè)計(jì)[J]. 傳感技術(shù)學(xué)報(bào),2016,29(8):1210-1216.

[5] 張鵬飛,李鵬,沈三民. 一種遙測(cè)數(shù)據(jù)采編器設(shè)計(jì)[J]. 計(jì)算機(jī)測(cè)量與控制,2011,19(2):468-470.

[6] 張修太,胡雪惠,翟亞芳. 基于PT100的高精度溫度采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 傳感技術(shù)學(xué)報(bào),2010,23(6):812-815.

[7] 李圣昆,孟青,史玉健. 基于FPGA的高速數(shù)據(jù)采編器的研究與設(shè)計(jì)[J]. 計(jì)算機(jī)測(cè)量與控制,2012,20(11):62-63.

[8] 王輝,李奇,倪超. 基于DSP的過(guò)采樣技術(shù)[J]. 電子技術(shù)應(yīng)用,2003,29(4):3104-3106.

AnOriginalMethodtoImprovetheAcquisitionPrecisionofMulti-ChannelDataAcquisitionSystem

ZHENGuoyong1*,WANGXiaoli2,LIHuijing1

(1.National Key Laboratory for Electronic Measurement Technology ,North University of China,Taiyuan 030051,China;2.JINXI Industries Group Co.,LTD,Taiyuan 030027,China)

Besides the related quantization error of ADC the actual conversion digit,the acquisition accuracy is also affected by the noise and channel signal crosstalk. In order to improve the acquisition system precision,oversampling the input signal by controlling ADC and realizing the extraction filtering and averaging algorithm for improving ADC conversion resolution within FPGA is proposed. The method is realized by using the cheap chip to achieve the precision index instead of the expensive chip,and the method is easy to implement. The histogram analysis was used to compare the collected data under different working modes. The results show that this method can reduce the measurement error of the system effectively and improve the measurement accuracy of the system.

channel signal crosstalk;acquisition precision;oversampling;extraction filtering;averaging algorithm;histogram analysis

10.3969/j.issn.1005-9490.2017.06.029

2016-09-22修改日期2016-12-14

TN702

A

1005-9490(2017)06-1478-05

甄國(guó)涌(1971-),男,山西陽(yáng)泉人,教授,碩士生導(dǎo)師,主要從事測(cè)試系統(tǒng)集成技術(shù)與應(yīng)用軟件技術(shù)研究工作,zhen_gy 0124@163.com;

王曉麗(1992-),女,漢族,山西運(yùn)城人,碩士研究生,主要研究領(lǐng)域?yàn)殡娐放c系統(tǒng),541303271@qq.com。