胡彥君,高 楓,姜 威,張會(huì)新,張春恒,劉文怡*

(1.中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.北京宇航系統(tǒng)工程研究所,北京 100076)

基于PCI-e和PCI-x總線(xiàn)的XMC/PMC載板設(shè)計(jì)*

胡彥君1,高 楓2,姜 威2,張會(huì)新1,張春恒1,劉文怡1*

(1.中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,太原 030051;2.北京宇航系統(tǒng)工程研究所,北京 100076)

為了靈活地實(shí)現(xiàn)VPX系統(tǒng)中功能的擴(kuò)展,設(shè)計(jì)了一種采用PCI-e總線(xiàn)和PCI-x總線(xiàn)的XMC/PMC功能載板。該載板通過(guò)P1-P6連接器與不同功能板卡連接,由HD68接口實(shí)現(xiàn)外界與載板之間數(shù)據(jù)通信,并介紹了以PCI-e開(kāi)關(guān)模塊和PCI-e轉(zhuǎn)PCI-x模塊為主的系統(tǒng)方案。對(duì)其中的轉(zhuǎn)換模塊、開(kāi)關(guān)模塊、存儲(chǔ)模塊、電源模塊和時(shí)鐘模塊進(jìn)行了詳細(xì)介紹。在電路設(shè)計(jì)過(guò)程中,通過(guò)仿真保證高速電路的信號(hào)完整性。最后通過(guò)與AD板卡進(jìn)行調(diào)試,驗(yàn)證了XMC/PMC設(shè)計(jì)可行性。

電路設(shè)計(jì);PCI-e;PCI-x;XNC/PMC;信號(hào)完整性

VPX技術(shù)采用高速串行總線(xiàn)代替并行總線(xiàn),最高數(shù)據(jù)傳輸率可以達(dá)到10 Gbit/s,通過(guò)RapidIO和Advanced Switching Interconnect現(xiàn)代工業(yè)串行交換結(jié)構(gòu),實(shí)現(xiàn)更高的背板寬度,支持PCI-e,SRIO等工業(yè)串行接口[1]。

在VPX系統(tǒng)中,XMC/PMC載板為通用模塊,主要實(shí)現(xiàn)不同接口功能。不同功能的板卡都可以與載板組合,這樣既能節(jié)約成本,也方便快捷,因此設(shè)計(jì)載板具有很大的意義[2]。

此載板與VPX背板之間通過(guò)PCI-e總線(xiàn)進(jìn)行連接,從VPX背板的P1口引出兩通道X4寬度的總線(xiàn)接口,一通道接到XMC接口上,另一通道通過(guò)PCI-x總線(xiàn)接到PMC接口上,進(jìn)而完成載板設(shè)計(jì)。本文介紹了基于PCI-e和PCI-x總線(xiàn)的載板設(shè)計(jì)實(shí)現(xiàn)方法,并且通過(guò)信號(hào)完整性仿真實(shí)驗(yàn),使設(shè)計(jì)變得更完整[3]。

1 總體設(shè)計(jì)方案

設(shè)計(jì)的XMC/PMC載板適用3U大小的機(jī)箱。載板的上行接口連接到VPX背板部分,下行接口分別通過(guò)PCI-e與PCI-x連接到XMC/PMC端口,詳細(xì)的系統(tǒng)框圖如圖1所示。

圖1 載板系統(tǒng)框圖

VPX背板包括3部分接口,分別為P0,P1,P2。其中P0口實(shí)現(xiàn)電源功能,給載板供電;由于載板設(shè)計(jì)的標(biāo)準(zhǔn)為XMC模塊支持4路(X4)PCI-e互聯(lián)總線(xiàn),PMC支持4路(X4)PCI-X總線(xiàn),因此將P1口進(jìn)行功能劃分,連接片1～4采用PCI-e作為互連總線(xiàn),連接背板與載板之間的數(shù)據(jù)信號(hào),同時(shí)將信號(hào)與XMC相連,與外部進(jìn)行輸出控制,連接片5～8連接PCI-e轉(zhuǎn)換PCI-X轉(zhuǎn)換芯片,將轉(zhuǎn)換生成的PCI-X總線(xiàn)連接到PMC模塊,第9連接片實(shí)現(xiàn)存儲(chǔ)功能。

本載板可以通過(guò)連接器(P1-P6)負(fù)載功能板卡,為了后期測(cè)試載板的性能,記錄了負(fù)載AD板卡的輸出波形。其中連接器P5,P6實(shí)現(xiàn)與AD板卡之間的通訊。P5,P6連接器點(diǎn)的信號(hào)包括時(shí)鐘、觸發(fā)、16 bit ADC、DAC和GND信號(hào)。AD板的系統(tǒng)框圖如圖2所示。

圖2 AD板卡系統(tǒng)框圖

2 硬件設(shè)計(jì)

XMC/PMC載板作為功能板卡的承載,一方面要性能穩(wěn)定,另一方面還必須實(shí)現(xiàn)板卡的功能[4]。由圖1系統(tǒng)框圖可以看出,設(shè)計(jì)主要包括PCI-e開(kāi)關(guān)模塊、PCI-e轉(zhuǎn)PCI-x模塊、存儲(chǔ)模塊、電源管理和時(shí)鐘模塊。下面將對(duì)這些模塊進(jìn)行具體的介紹。

圖3 PEX8619配置方式

2.1 PCI-e開(kāi)關(guān)模塊

PCI-e開(kāi)關(guān)芯片選擇的標(biāo)準(zhǔn)在于端口和信道。當(dāng)前使用的端口為4個(gè),信號(hào)需求為16個(gè)。可以選擇PLX公司的4端口芯片PEX8619,它是專(zhuān)門(mén)用于PCI-e端口擴(kuò)展的芯片,包含16 bit配置端口,配置方式有多種,這里選用的是4路X4的配置方式[5]。配置方式如圖3所示。

每個(gè)PCI-e端口包括兩部分信號(hào)—通訊信號(hào)和控制信號(hào)。通訊信號(hào)主要有Lane信道組成,而且每個(gè)Lane信道都包含一對(duì)差分對(duì),控制信號(hào)包括時(shí)鐘信號(hào),電源信號(hào)等。PCI-e開(kāi)關(guān)模塊分別連接著VPX背板和XMC模塊。

2.2 PCI-e轉(zhuǎn)PCI-x模塊

PCI-e轉(zhuǎn)PCI-x芯片選用Pericom公司的P17C9X130,該芯片不僅兼容PCI-e 1.1版本規(guī)范,支持PCI-e總線(xiàn)X4端口,而且能夠?qū)崿F(xiàn)PCI-e和PCI-x端口之間的相互轉(zhuǎn)化[6]。設(shè)計(jì)需要PCI-e總線(xiàn)經(jīng)由芯片產(chǎn)生PCI-x,133 MHz的總線(xiàn)接口,進(jìn)而通過(guò)PMC連接口將數(shù)據(jù)傳輸出去。轉(zhuǎn)換芯片和AD板FPGA間的信號(hào)連接框圖如圖4所示。

圖4 信號(hào)連接圖

圖4中,AD[31:0]是PCI總線(xiàn)32 bit雙向數(shù)據(jù)、地址信號(hào),C/BE[7:0]為使能信號(hào)。P17C9X130能夠通過(guò)內(nèi)部鎖相環(huán)將PCI-e差分時(shí)鐘生成7個(gè)時(shí)鐘信號(hào),驅(qū)動(dòng)外圍設(shè)備。P17C9X130通過(guò)3個(gè)控制信號(hào)產(chǎn)生3種工作模式,具體如表1所示。根據(jù)需求選用模式3-PCI-x,133 MHz的總線(xiàn)。

表1 P17C9X130工作模式

2.3 時(shí)鐘模塊

時(shí)鐘的相位噪聲和激勵(lì)都能夠直接耦合到輸出,影響輸出結(jié)果。因此時(shí)鐘也是必須考慮的影響因素。時(shí)鐘芯片選擇ICS公司的ICS9DB104BF,它可以將一路時(shí)鐘擴(kuò)展為4路輸出,分別給VPX背板、交換器芯片、PCI-e轉(zhuǎn)PCI-x轉(zhuǎn)換芯片和XMC/PMC提供時(shí)鐘。具體如圖5所示。

圖5 時(shí)鐘電路圖

2.4 電源模塊

由于本載板沒(méi)有對(duì)噪聲敏感的音頻,射頻模擬電路,所以只能采用DC-DC電路來(lái)減少功耗[7]。

根據(jù)模塊芯片需求,設(shè)計(jì)以下幾種電源。一方面轉(zhuǎn)換模塊需要3.3 V電壓,選取TPS79358作為5 V～3.3 V電壓轉(zhuǎn)換芯片,電路如圖6所示;另一方面MAX662A需要5 V輸入電壓,選取MPS公司的MP2451作為12 V～5 V的轉(zhuǎn)換芯片,原理如圖7所示。

圖6 5 V～3.3 V電路圖

圖7 12 V～5 V電路圖

芯片PEX8619需要3.3 V,1.2 V,1 V 3種電壓,最后選用PTH08T220W來(lái)提供12 V～1.0 V的電壓,LP3964來(lái)實(shí)現(xiàn)3.3 V～1.2 V之間的電壓轉(zhuǎn)化。芯片PEX8619需要3種電壓源,并且芯片對(duì)上電和斷電的順序有著嚴(yán)格的要求,上電依次為1.0 V、1.2 V、3.3 V,斷電相反。采用ISL6123芯片控制上電順序,該芯片通過(guò)對(duì)應(yīng)引腳連接的電容不同來(lái)控制輸出信號(hào)的時(shí)間,繼而可以控制電壓順序[8]。具體電路圖如圖8所示。

圖8 上電電路圖

2.5 存儲(chǔ)模塊

ATMLH系列芯片,兩路串行接口存儲(chǔ)器,通過(guò)施密特除法器,過(guò)濾輸入,實(shí)現(xiàn)噪音抑制,具有雙向數(shù)據(jù)傳輸協(xié)議。另外配置了MAX662A對(duì)其進(jìn)行輸入控制,通過(guò)輸出12 V電壓直接給Flash memory進(jìn)行供電。具體的原理圖如圖9所示。

圖9 存儲(chǔ)模塊

3 高速PCB仿真設(shè)計(jì)

由于電路設(shè)計(jì)包括PCI-e和PCI-x總線(xiàn),其中PCI-e產(chǎn)生的差分信號(hào)屬于高速信號(hào)。因此為了設(shè)計(jì)完整性,必須對(duì)電路進(jìn)行信號(hào)完整性分析。根據(jù)前后仿真反饋,對(duì)設(shè)計(jì)進(jìn)行優(yōu)化[9]。

首先設(shè)計(jì)仿真原理圖,如圖10所示。圖中是典型的PCI-e信號(hào)通道,信號(hào)發(fā)出后經(jīng)過(guò)傳輸線(xiàn)再經(jīng)過(guò)兩次過(guò)孔,將信號(hào)傳到傳輸層,最后經(jīng)過(guò)電容接收[10]。

另外PCI-e標(biāo)準(zhǔn)阻抗要求為100 Ω,經(jīng)過(guò)對(duì)線(xiàn)寬,介質(zhì)層厚度,線(xiàn)間距,材料等因素的設(shè)置,最后的特性阻抗為83 Ω,滿(mǎn)足設(shè)計(jì)要求。

圖10 PCI-e仿真原理圖

4 調(diào)試結(jié)果

通過(guò)負(fù)載AD板卡來(lái)進(jìn)行性能測(cè)試。首先FPGA連接的RAM將波形數(shù)據(jù)存入,再通過(guò)FPGA將數(shù)據(jù)輸出到AD芯片中,最后由AD將產(chǎn)出的數(shù)據(jù)發(fā)送出去。示波器測(cè)試到輸出的數(shù)據(jù)為正弦波,而且沒(méi)有很大的毛刺和不規(guī)則波動(dòng)。通過(guò)波形可以看出,兩片AD芯片同步工作正常,基本滿(mǎn)足技術(shù)要求,實(shí)驗(yàn)結(jié)果如圖11所示。

圖11 測(cè)試結(jié)果

5 總結(jié)

本文基于兩種不同的總線(xiàn)標(biāo)準(zhǔn)PCI-e和PCI-x,設(shè)計(jì)出了滿(mǎn)足使用要求的載板。XMC/PMC載板通過(guò)負(fù)載不同板卡來(lái)實(shí)現(xiàn)不同的功能,具有通用性,并

且使用范圍廣泛,適用于各種工業(yè)場(chǎng)合。并且隨著技術(shù)的發(fā)展,VPX串行總線(xiàn)技術(shù)將逐步替代原有的并行架構(gòu),XMC/PMC載板將會(huì)被越來(lái)越多的使用。

[1] 王學(xué)寶. 基于VPX標(biāo)準(zhǔn)的PMC/XMC載板設(shè)計(jì)[J]. 計(jì)算機(jī)測(cè)量與控制,2010,18(8):1852-1854.

[2] 陳利彬,吳來(lái)萍,門(mén)濤. PCI Express接口200 MSps實(shí)時(shí)數(shù)據(jù)采集卡的設(shè)計(jì)[R]. 全國(guó)測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)會(huì)議暨中國(guó)儀器儀表與測(cè)控技術(shù)大會(huì),2011,32(12):39-43.

[3] 李宇. 基于FPGA的智能PMC通訊模塊設(shè)計(jì)[J]. 計(jì)算機(jī)測(cè)量與控制,2011,19(11):2838-2840.

[4] 郭友洪,楊紅官,尚林林. PCI Express交換器交換模塊的設(shè)計(jì)及實(shí)現(xiàn)[J]. 微電子學(xué)與計(jì)算機(jī),2009,26(9):114-117.

[5] 彭清泉. 基于PCI-E結(jié)構(gòu)的交換轉(zhuǎn)發(fā)技術(shù)研究與實(shí)現(xiàn)[D]. 北京:北京郵電大學(xué),2012.

[6] 鄧建廷. 基于架構(gòu)高速交換系統(tǒng)設(shè)計(jì)和信號(hào)完整性分析[D]. 北京:北京郵電大學(xué),2011.

[7] 胡善清,龍騰. 基于平臺(tái)的串行網(wǎng)絡(luò)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 測(cè)控技術(shù),2009,28(z1):163-165.

[8] MarkI,Montrose. 電磁兼容和印制電路板:理論、設(shè)計(jì)和布線(xiàn)[M]. 北京:人民郵電出版社,2002.

[9] 王屹臻.接口可重構(gòu)的高速串行異構(gòu)鏈路接入系統(tǒng)硬件設(shè)計(jì)[D]. 北京:北京郵電大學(xué),2012.

[10] 李典,陳穎.下一代交換式總線(xiàn)技術(shù)的研究與設(shè)計(jì)[J]. 電視技術(shù),2007,31(2):52-54.

DesignofXMC/PMCCarrierBoardBasedonPCI-eandPCI-x*

HUYanjun1,GAOFeng2,JIANGWei2,ZHANGHuixin1,ZHANGChunheng1,LIUWenyi1*

(1.North University of China,National Defense Key Laboratory For Electronic Measurement Technology,Taiyuan 030051,China;2.Beijing Aerospace Systems Engineering Institute,Beijing 100076,China)

In order to flexibly realize the function expansion in VPX system,the design uses PCI-e bus and PCI-x bus to complete the function of XMC/PMC carrier board. The carrier board is connected with different function boards through the P1-P6 connector,the data communication between the outside and the carrier board is realized by the HD68 interface,and the PCI-e switch module and the PCI-e switch PCI-x module are mainly introduced system solutions. The converting module,the switch module,the power module and the clock module are introduced in detail. In the circuit design process,the simulation is to ensure high-speed circuit signal integrity. Finally,by debugging with the AD board the XMC/PMC design is verified feasibility.

circuit design;PCI-e;PCI-x;XNC/PMC;signal integrity

10.3969/j.issn.1005-9490.2017.06.005

項(xiàng)目來(lái)源:國(guó)家自然科學(xué)基金項(xiàng)目(51425505)

2016-10-14修改日期2016-11-21

TP272

A

1005-9490(2017)06-1354-05

胡彥君(1991-),女,漢族,黑龍江牡丹江人,中北大學(xué)在讀研究生,研究方向?yàn)殡娐吩O(shè)計(jì)與總線(xiàn)研究,18234125986@163.com;

劉文怡(1970-),男,漢族,山西嵐縣人,中北大學(xué)儀器與電子學(xué)院碩士生導(dǎo)師,教授,研究方向?yàn)槲⒓{傳感與測(cè)試技術(shù),liuwenyi@nuc.edu.cn。