，，，

(1. 哈爾濱工業(yè)大學(xué)(威海) 信息與電氣工程學(xué)院，山東 威海 264209；2. 威海廣播電視臺(tái)，山東 威海 264200)

基于PCIe2.0的Camera Link接口相機(jī)模擬系統(tǒng)設(shè)計(jì)

蘭功盾1，趙占鋒1，魏高峰2，周志權(quán)1

(1.哈爾濱工業(yè)大學(xué)(威海)信息與電氣工程學(xué)院，山東威海264209；2.威海廣播電視臺(tái)，山東威海264200)

目前，為了進(jìn)行空間科學(xué)實(shí)驗(yàn)，多種衛(wèi)星搭載航天CCD相機(jī)以便獲取圖像數(shù)據(jù)；而在地面對(duì)星載圖像處理系統(tǒng)的工業(yè)檢測(cè)需要大的分辨率及更高靈敏度的CCD工業(yè)相機(jī)；Camera Link格式的視頻信號(hào)接口具有傳輸速率快、電子噪聲干擾小等優(yōu)點(diǎn)，廣泛的應(yīng)用于航天CCD相機(jī)中；由于CCD工業(yè)相機(jī)的價(jià)格高昂、輸出不夠靈活等限制原因，需要設(shè)計(jì)一款基于PCIe2.0的Camera Link接口相機(jī)模擬系統(tǒng)，代替航天CCD相機(jī)，作為星載圖像處理系統(tǒng)檢的檢測(cè)時(shí)的信號(hào)源；該相機(jī)模擬系統(tǒng)以FPGA為核心，由DDR3存儲(chǔ)器、Camera Link驅(qū)動(dòng)芯片、PCIe接口等組成，實(shí)現(xiàn)輸出分辨率高達(dá)8 000×6 000的多種分辨率的圖像數(shù)據(jù)，可以靈活的輸出測(cè)試所需的特定圖像，為星載圖像處理系統(tǒng)檢的檢測(cè)提供穩(wěn)定靈活的圖像數(shù)據(jù)，以滿足對(duì)星載圖像處理系統(tǒng)檢測(cè)測(cè)試的需求。

Camera Link接口；PCIe2.0；航天CCD相機(jī)；FPGA

0 引言

隨著我國空間技術(shù)的發(fā)展，進(jìn)行了大量的空間科學(xué)實(shí)驗(yàn)，其中圖像數(shù)據(jù)是空間科學(xué)實(shí)驗(yàn)的一個(gè)重要部分。目前技術(shù)成熟、應(yīng)用廣泛的CCD圖像傳感器則是獲得圖像數(shù)據(jù)的主要手段[1]。在空間科學(xué)實(shí)驗(yàn)中，需要對(duì)CCD圖像傳感器得到的圖像進(jìn)行圖像采集、處理。而為了對(duì)星載圖像采集處理系統(tǒng)進(jìn)行測(cè)試評(píng)估，需要CCD圖像傳感器對(duì)星載圖像采集處理系統(tǒng)輸出特定的圖像，以便進(jìn)行功能的檢測(cè)及圖像處理能力的測(cè)試。隨著星載圖像采集處理系統(tǒng)的不斷發(fā)展，對(duì)星載圖像采集處理系統(tǒng)的檢測(cè)則要求的圖像內(nèi)容越來越豐富靈活，數(shù)據(jù)量越來越大[2]。但是，CCD圖像傳感器的價(jià)格昂貴，在測(cè)試的過程中易損壞，造成高昂的成本，且難以做到靈活的輸出某些特定的圖像數(shù)據(jù),實(shí)現(xiàn)不同分辨率及幀頻的圖像輸出。因此，在對(duì)圖像處理器的測(cè)試過程中，設(shè)計(jì)一款相機(jī)模擬系統(tǒng)來代替CCD圖像傳感器則變得尤為重要。

目前市面上的相機(jī)模擬系統(tǒng)較為常見，且種類繁多功能強(qiáng)大各具優(yōu)勢(shì)，但是普遍使用標(biāo)準(zhǔn)格式的視頻信號(hào)接口，在高分辨率，大數(shù)據(jù)量的圖像數(shù)據(jù)輸出時(shí)，此類接口的視頻信號(hào)發(fā)生器則在傳輸速度上無法滿足。在高分辨率，大數(shù)據(jù)量的圖像數(shù)據(jù)輸出時(shí)，此類接口的視頻信號(hào)發(fā)生器則在傳輸速度上無法滿足實(shí)際的需求。非標(biāo)準(zhǔn)格式的視頻信號(hào)接口Camera Link 技術(shù)有很多的優(yōu)點(diǎn), 算是目前圖像傳輸速率最快的一種接口，同時(shí)，它使用低壓擺幅差分電流模式驅(qū)動(dòng)，降低了電子噪聲干擾，因此在航天上有很廣泛的應(yīng)用。因此，本文設(shè)計(jì)了一款基于PCIE - Camera Link的相機(jī)模擬系統(tǒng)可以彌補(bǔ)上述的不足，在實(shí)際的工程應(yīng)用中就要重要的意義。

本文設(shè)計(jì)一款基于PCIe2.0的Camera Link接口相機(jī)模擬系統(tǒng)，代替CCD圖像傳感器，實(shí)現(xiàn)向圖像處理系統(tǒng)輸出大數(shù)據(jù)量的圖像數(shù)據(jù)，完成對(duì)圖像處理系統(tǒng)的檢測(cè)測(cè)試，可以靈活的輸出測(cè)試所需的特定圖像，實(shí)現(xiàn)不同分辨率以及幀頻的圖像輸出，并且可以減小CCD圖像傳感器易損壞的高成本的風(fēng)險(xiǎn)，具有廣闊的應(yīng)用前景。

1 硬件總體設(shè)計(jì)

本文設(shè)計(jì)一款基于PCIe2.0的Camera Link接口相機(jī)模擬系統(tǒng)，實(shí)現(xiàn)上位機(jī)通過PCIE2.0，將產(chǎn)生或接收的標(biāo)準(zhǔn)視頻圖像數(shù)據(jù)下傳給模擬系統(tǒng)，模擬源系統(tǒng)將圖像數(shù)據(jù)以 Camera Link標(biāo)準(zhǔn)的低壓查分信號(hào)(LVDS)輸出，以達(dá)到模擬Camera Link接口工業(yè)相機(jī)的目的。上位機(jī)通過RS422與模擬系統(tǒng)進(jìn)行通信，對(duì)其發(fā)送起始指令以及控制模擬系統(tǒng)實(shí)現(xiàn)Base、Medium、Full三種不同的模式配置，以及不同分辨率及幀頻的視頻圖像信號(hào)輸出，同時(shí)，信號(hào)模擬系統(tǒng)也通過RS422向上位機(jī)反饋其工作模式及狀態(tài)。該相機(jī)模擬系統(tǒng)由FPGA、DDR3存儲(chǔ)器、Camera Link驅(qū)動(dòng)芯片組成。FPGA是整個(gè)系統(tǒng)的核心，所有的接口都是由它控制的，完成整個(gè)系統(tǒng)不同工作模式的配置與數(shù)據(jù)高速存儲(chǔ)、傳輸。系統(tǒng)基本框圖如圖1所示。

圖1 相機(jī)模擬系統(tǒng)基本框圖

課題設(shè)計(jì)的模擬源系統(tǒng)需要滿足以下的功能需求：

(1)用戶可以通過PCIe接口向模擬源系統(tǒng)靈活的導(dǎo)入圖像，以實(shí)現(xiàn)輸出所需的特定圖像；

(2)模擬源系統(tǒng)可是保證高分辨圖像輸出的實(shí)時(shí)性；

(3)模擬源系統(tǒng)可以實(shí)現(xiàn)高分辨的的圖像數(shù)據(jù)輸出，最高分辨率可達(dá)到8000×6000，幀頻為12.5 Hz；

(4)模擬源系統(tǒng)可以實(shí)現(xiàn)Base、Medium、Full三種不同配置模式的Camera Link格式輸出。

1.1 Camera Link接口模塊

本次設(shè)計(jì)的相機(jī)模擬系統(tǒng)采用Camera Link驅(qū)動(dòng)芯片以實(shí)現(xiàn)Camera Link格式的圖像數(shù)據(jù)輸出。并且，針對(duì)相機(jī)模擬系統(tǒng)的功能需求，在對(duì)星載圖像采集處理單元進(jìn)行地面檢測(cè)時(shí)，相機(jī)模擬系統(tǒng)需要可以實(shí)現(xiàn)Base、Medium、Full三種不同配置模式的Camera Link格式的視頻信號(hào)輸出。其中，每個(gè)Camera Link驅(qū)動(dòng)芯片中包含3個(gè)端口。Camera Link格式圖像輸出時(shí)，采用標(biāo)準(zhǔn)的MDR26連接器。3種不同Camera Link配置模式所需要的驅(qū)動(dòng)芯片個(gè)數(shù)及連接器個(gè)數(shù)如表1所示。

表1 3種配置模式的端口分配

Camera link 是一個(gè)工業(yè)高速串行數(shù)據(jù)的連接協(xié)議， Camera Link 收發(fā)轉(zhuǎn)換芯片是由 National Semiconductor 公司制造的 28 位 Camera Link 芯片組來完成。目前，用于 Camera Link 模式圖像輸出的主流驅(qū)動(dòng)芯片始終速度有75 MHz和85 MHz，則兩種驅(qū)動(dòng)芯片不同模式下的輸出速率如表2所示。

表2 不同時(shí)鐘速度的輸出速率

視頻圖像信號(hào)模擬源系統(tǒng)的功能需求中提出，實(shí)現(xiàn)最大分辨率達(dá)到8 000×6 000，幀頻為12.5 Hz的Camera Link格式圖像數(shù)據(jù)輸出。此時(shí)Camera Link 接口圖像數(shù)據(jù)輸出速率達(dá)到4 800 Mbps，因此需要采用85 MHz的Camera Link 驅(qū)動(dòng)芯片，并以Full 模式工作。綜上所述，Camera Link視頻信號(hào)輸出板將采用三片85 MHz的Camera Link 驅(qū)動(dòng)芯片DS90CR287以及兩個(gè)MDR26連接器實(shí)現(xiàn)Camera Link格式圖像數(shù)據(jù)輸出，以滿足模擬源系統(tǒng)的功能需求。

DS90CR287芯片的電路如圖2所示。

圖2 DS90CR287芯片電路

Camera Link接口標(biāo)準(zhǔn)的數(shù)字相機(jī)中，分別有一個(gè)相機(jī)到采集設(shè)備和采集設(shè)備到相機(jī)的串行通信信號(hào)：SerTFG和SerTC，以及4組低壓差分的相機(jī)控制信號(hào)CCl-CC4。因此，在本課題設(shè)計(jì)的相機(jī)系統(tǒng)中也加入這幾個(gè)信號(hào)。為了保證較遠(yuǎn)距離通信情況下系統(tǒng)得可靠性，這兩個(gè)信號(hào)也是采用LVDS技術(shù)進(jìn)行傳輸。因此同樣需要串/并轉(zhuǎn)化和電平轉(zhuǎn)換。本文將分別采用DS90LV019芯片及DS90LV032ATM作為相機(jī)模擬系統(tǒng)和FPGA之間的轉(zhuǎn)換芯片。其電路圖分別如圖3及4所示。

圖3 DS90LV019芯片電路

圖4 DS90LV032ATM芯片電路

1.2 FPGA主控模塊

Xilinx公司的Kintex-7 系列是一種新型 FPGA，能以不到 Virtex-6 系列一半的價(jià)格實(shí)現(xiàn)與其相當(dāng)性能，性價(jià)比提高了一倍，功耗降低了一半，具備支持PCIE2.0、DDR3 SDRAM 以及多全局時(shí)鐘和豐富的布線資源等特點(diǎn)，能較好滿足模擬器設(shè)計(jì)過程中對(duì)資源的需求。因此，本次設(shè)計(jì)選用Xilinx公司的Kintex-7 系列的XC7K325T，該FPGA支持具有PCIE硬核，支持PCIE 2.0，最高可達(dá)×8個(gè)通道。圖5為Camera Link接口芯片與FPGA的連接示意圖。

圖5 FPGA與協(xié)議芯片的連接示意圖

1.3 PCIe接口模塊

本設(shè)計(jì)中，相機(jī)模擬系統(tǒng)采用通過PCIe2.0接口的方式，接收上位機(jī)高速下傳的圖像數(shù)據(jù)。理論上，采用PCIe2.0接口×4通道，有效傳輸速率可達(dá)16Gbps。本次設(shè)計(jì)中，相機(jī)模擬系統(tǒng)實(shí)際工作中PCIe2.0×4接口接收上位機(jī)下傳數(shù)據(jù)時(shí)的傳輸速率可以達(dá)到接近11Gbps，要遠(yuǎn)大于Camera Link接口full模式工作時(shí)的最大傳輸速率。因此本設(shè)計(jì)中，采用的PCIe2.0×4接口來接收?qǐng)D像數(shù)據(jù)，可以滿足Camera Link接口實(shí)時(shí)輸出的速率要求。

PCIE協(xié)議由事務(wù)層、數(shù)據(jù)鏈路層和物理層組成。它的結(jié)構(gòu)圖如圖6所示。其中事務(wù)層具有完整的協(xié)議，處理不同的命令和事務(wù)層的處理需求；數(shù)據(jù)鏈路層負(fù)責(zé)連接事務(wù)層和物理層，起到一個(gè)橋梁的作用，解析事務(wù)層下發(fā)的數(shù)據(jù)包并將結(jié)構(gòu)傳給物理層。接收物理層的數(shù)據(jù)，打包傳給事務(wù)層；物理層傳輸邏輯控制數(shù)據(jù)從電氣接口上完成數(shù)據(jù)傳輸。

圖6 PCIE協(xié)議結(jié)構(gòu)

在本次設(shè)計(jì)中，使用Xilinx公司Kintex7系列FPGA提供的PCI-Express的IP核完成PCIE2.0接口的數(shù)據(jù)下傳功能。

PCIE核集成了PCIE的事務(wù)層、數(shù)據(jù)鏈路層、物理層和配置管理層。相當(dāng)于將PCIE橋接芯片集成到FPGA中，用戶只需要在開發(fā)FPGA程序時(shí)，調(diào)出PCIE硬核，做簡(jiǎn)單的設(shè)置，在事務(wù)層上提交事務(wù)層TLP包的接收和發(fā)送，就能完成PCIE功能。硬核的結(jié)構(gòu)圖如圖7所示。

圖7 Kintex7中核接口結(jié)構(gòu)圖

針對(duì)課題設(shè)計(jì)的相機(jī)模擬系統(tǒng)的功能需求，PCIe接口需要高速的接收下傳的圖像數(shù)據(jù)，傳輸速率需高于5.3Gbps。因此，在PCIe數(shù)據(jù)下傳單元中采取PCIe DMA的方式進(jìn)行數(shù)據(jù)接收，采用DMA 方式的優(yōu)點(diǎn)是可以不需要CPU的干預(yù)，可以極大的發(fā)揮PCIe的數(shù)據(jù)傳輸速率。

1.4 SDRAM存儲(chǔ)器模塊

相機(jī)模擬系統(tǒng)工作時(shí)，需要通過PCIe接口接收上位機(jī)下傳的大量圖像數(shù)據(jù)，同時(shí)以Camera Link格式輸出圖像數(shù)據(jù)，由于PCIe接口與Camera Link接口的傳輸速率不同，則會(huì)出現(xiàn)不同時(shí)鐘域的數(shù)據(jù)傳輸問題。此外，Windows不是實(shí)時(shí)操作系統(tǒng)，在下傳圖像數(shù)據(jù)時(shí)，無法對(duì)模擬源系統(tǒng)的發(fā)出的中斷請(qǐng)求做及時(shí)的處理。為了解決這兩個(gè)問題，設(shè)計(jì)中在相機(jī)模擬系統(tǒng)中設(shè)計(jì)了一個(gè)數(shù)據(jù)緩存單元。模擬源系統(tǒng)的功能需求中指出，需要完成高分辨的視頻圖像信號(hào)輸出，因此數(shù)據(jù)緩存單元將會(huì)對(duì)大量的圖像數(shù)據(jù)進(jìn)行緩存處理，僅使用FPGA的片上資源難以滿足需求，所以課題中采用FIFO加DDR3兩級(jí)緩存的方式對(duì)下傳至模擬源系統(tǒng)的大量圖像數(shù)據(jù)進(jìn)行緩存組織。

設(shè)計(jì)中在相機(jī)模擬系統(tǒng)中設(shè)計(jì)一個(gè)緩沖區(qū)作為DDR3數(shù)據(jù)緩存單元，該緩存單元由兩片鎂光公司生產(chǎn)的MT41J256M16HA-107型號(hào)DDR3存儲(chǔ)芯片組成。每片DDR3存儲(chǔ)芯片具有15位地址線以及16位數(shù)據(jù)線，容量達(dá)到512 MB。由于模擬源系統(tǒng)內(nèi)部的數(shù)據(jù)傳輸多為32 bit，若采用16 bit數(shù)據(jù)總線的DDR3存儲(chǔ)芯片，則在FPGA軟件設(shè)計(jì)中將會(huì)出現(xiàn)數(shù)據(jù)位拆分及合并問題，增加了FPGA軟件設(shè)計(jì)的難度。因此DDR3數(shù)據(jù)緩存單元的硬件設(shè)計(jì)中，采用兩片DDR3存儲(chǔ)芯片作為一個(gè)緩沖區(qū)，共用15位地址線，數(shù)據(jù)線擴(kuò)展為32位，容量擴(kuò)展至1 GB。

MT41J256M16HA-107型號(hào)DDR3存儲(chǔ)芯片采用了ODT技術(shù)，所以設(shè)計(jì)中芯片的DQ、DS、DM信號(hào)不需要串入終端電阻，其余的A[14:0]、BA[2:0]、RAS#、CAS#、WE#、CS#信號(hào)均需要串接一個(gè)22歐姆的終端電阻上拉到0.75 V的參考電壓上。0.75 V的參考電源的電源芯片采用TI公司的LDO芯片TPS51200DRCT，該芯片較為廣泛的應(yīng)用于DDR3的供電模塊中。

設(shè)計(jì)中，在對(duì)DDR3進(jìn)行數(shù)據(jù)讀寫操作時(shí)，需要使用Kintex7系列FPGA中集成的存儲(chǔ)器接口生成器(MIG)，以便設(shè)計(jì)DDR3的接口控制器。因此DDR3數(shù)據(jù)緩存單元的兩片DDR3存儲(chǔ)芯片需要接到FPGA中特別的BANK中。在對(duì)DDR3 SDRAM數(shù)據(jù)緩存模塊的軟件程序編寫中，由于采用了Xilinx ISE工具CORE Generator里的存儲(chǔ)器接口產(chǎn)生器MIG(Memory Interface Generator)，用戶只需在FPGA器件中通過用戶接口(User Interface)提供相應(yīng)的時(shí)序，就可以對(duì)DDR3進(jìn)行讀寫操作。 DDR3 SDRAM存儲(chǔ)器接口的解決方案邏輯框圖如圖8所示。

圖8 K7 FPGA存儲(chǔ)器接口的解決方案邏輯框圖

在本次設(shè)計(jì)中，Camera Link接口輸出時(shí)，視頻信號(hào)的數(shù)據(jù)流要保持恒定的速率不間斷輸出，因此系統(tǒng)實(shí)現(xiàn)中加入了一個(gè)內(nèi)部緩存控制模塊，控制DDR3進(jìn)行分時(shí)工作，其工作的狀態(tài)圖如圖9所示。

圖9 DDR3分時(shí)工作狀態(tài)圖

在內(nèi)部緩存控制模塊中加入兩個(gè)fifo分別作寫fifo與讀fifo，在Camera Link、接口輸出數(shù)據(jù)時(shí)，要判斷讀fifo中的數(shù)據(jù)是否低于設(shè)定的閾值，若不低于，則繼續(xù)將fifo中的數(shù)據(jù)讀出，發(fā)送到Camera Link接口模塊，DDR3保持空閑；若低于該閾值，則DDR3進(jìn)行讀操作，同時(shí)讀fifo保持?jǐn)?shù)據(jù)讀出給Camera Link接口模塊。對(duì)于寫fifo同樣設(shè)定一個(gè)閾值，判斷寫fifo中的數(shù)據(jù)是否多于設(shè)定的閾值，若多于該閾值，則DDR3進(jìn)行寫操作，則將寫fifo中的數(shù)據(jù)寫入DDR3，否則DDR3保持空閑。并且DDR3的讀命令優(yōu)先級(jí)高于寫命令。

在課題中，對(duì)相機(jī)模擬系統(tǒng)的DDR3 SDRAM進(jìn)行讀寫操作調(diào)試，向DDR3 SDRAM寫入一段數(shù)據(jù)再讀出，不斷重復(fù)，比較讀出的數(shù)據(jù)是否正確。通過Xilinx ISE工具Chip scope進(jìn)行波形抓取，實(shí)際結(jié)果如圖10所示。

圖10 讀寫操作的實(shí)際時(shí)序圖

2 上位機(jī)軟件設(shè)計(jì)

整個(gè)Camera Link相機(jī)模擬系統(tǒng)能夠完成復(fù)雜的數(shù)據(jù)傳輸，上位機(jī)控制它完成所有的功能。用戶可以操作上位機(jī)產(chǎn)生或者接收標(biāo)準(zhǔn)的圖像數(shù)據(jù)并下傳給模擬系統(tǒng)，發(fā)送操作命令并顯示當(dāng)前的狀態(tài)；并控制系統(tǒng)工作在不同Camera Link的模式配置下，顯示當(dāng)前的模式配置；按照需要輸出的圖像的分辨率及圖像深度，向模擬系統(tǒng)發(fā)送相應(yīng)的指令，完成不同分辨率、幀頻以及圖像深度的圖像數(shù)據(jù)的輸出。上位機(jī)用MFC開發(fā)，產(chǎn)生或接收標(biāo)準(zhǔn)的視頻圖像數(shù)據(jù)，并控制Camera Link接口相機(jī)模擬系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)傳輸及工作模式的設(shè)置，它的設(shè)計(jì)方案如圖11所示。

圖11 上位機(jī)軟件設(shè)計(jì)方案示意圖

3 結(jié)論

本文設(shè)計(jì)的Camera Link相機(jī)模擬系統(tǒng)可以實(shí)現(xiàn)通過上位機(jī)將圖像數(shù)據(jù)經(jīng)由PCIe2.0接口高速下傳給相機(jī)模擬，數(shù)據(jù)下傳速率不低于10 Gbps。計(jì)算機(jī)驅(qū)動(dòng)PCIe2.0接口下傳數(shù)據(jù)的傳輸速率測(cè)試如圖12所示。由測(cè)試結(jié)果可以看出PCIe DMA方式下傳數(shù)據(jù)速率達(dá)到1 400 MB/s以上，遠(yuǎn)高于課題的需求。

圖12 PCIe2.0傳輸速率測(cè)試結(jié)果

在對(duì)本次設(shè)計(jì)的相機(jī)模擬系統(tǒng)進(jìn)行測(cè)試中，使用實(shí)驗(yàn)室已具備的Camera Link采集卡對(duì)相機(jī)模擬系統(tǒng)輸出的圖像數(shù)據(jù)進(jìn)行，采集結(jié)果如圖13所示。由測(cè)試結(jié)果可以看出，本課題設(shè)計(jì)相機(jī)模擬系統(tǒng)可以很好的模擬出Camera Link格式圖像數(shù)據(jù)輸出。

圖13 相機(jī)模擬系統(tǒng)數(shù)據(jù)結(jié)果

因此，相機(jī)模擬系統(tǒng)可以實(shí)現(xiàn)Camera Link接口的Full模式數(shù)據(jù)的實(shí)時(shí)輸出，完成分辨率為8 000×6 000、像素深度為8 bit的圖像的輸出，圖像輸出幀頻可達(dá)12.5 Hz。本文設(shè)計(jì)的Camera Link相機(jī)模擬系統(tǒng)可以在對(duì)星載圖像采集處理系統(tǒng)進(jìn)行檢測(cè)時(shí)，代替高分辨的航天CCD相機(jī)，靈活的輸出高分辨的特定的測(cè)試圖像數(shù)據(jù)。

[1]韋 韌.星載科學(xué)試驗(yàn)用CCD相機(jī)設(shè)計(jì)與實(shí)現(xiàn)[D].北京：中國科學(xué)院空間科學(xué)與應(yīng)用研究中心,2010.

[2]張 坤. 國外星用CCD圖像傳感器的研制現(xiàn)狀[J]. 中國電子科學(xué)研究院學(xué)報(bào),2007(3):324-328.

[3]吳 川,郝志成.基于FPGA的視頻信號(hào)發(fā)生器設(shè)計(jì)[J]. 電子技術(shù),2011(3):30-31.

[4]劉 杰,牛燕雄,董 偉,等. 基于FPGA的視頻信號(hào)發(fā)生器設(shè)計(jì)與應(yīng)用研究[J]. 儀器儀表學(xué)報(bào),2008(3):654-657.

[5]熊 川,李天贊. 基于存儲(chǔ)技術(shù)的數(shù)字視頻信號(hào)產(chǎn)生器[J]. 桂林航天工業(yè)高等?？茖W(xué)校學(xué)報(bào),2006(4):6-7.

[6]Wang Mingfu, Yang Shihong, Wu Qinzhang. Design of large-arragy CCD real-time display system [J]. Optics and Precision Engineering, 2010, 18(9): 2053-2059.

[7]He Zhongxiang, Yang Shihong, Wu Qinzhang. Design of a real-time display system based on cameral link[A]. Proceedings of 2009 4th International Conference on Computer Science and Education[C]. Nanning: IEEE, 2009: 431-434.

[8]鄔靜陽.基于CAMERA LINK接口的虛擬數(shù)字相機(jī)的研究[D].長春：長春理工大學(xué),2013.

[9]王小艷,張會(huì)新,孫永生，等.Camera Link協(xié)議和FPGA的數(shù)字圖像信號(hào)源設(shè)計(jì)[J].國外電子元器件,2008,16(7):59-61.

[10]Wang Minghao, Chen Tao, Wu Xiaoxia. High frame rate digital image acquisition and display system based on camera link interface [J]. Microelectronics & Computer, 2011, 28(3):149-153.

[11]魏 明.基于Camera Link接口的CMOS數(shù)字相機(jī)技術(shù)研究[D].長春:長春理工大學(xué),2005.

DesignofCameraSimulationSystemBasedonPCIe2.0CameraLinkInterface

Lan Gongdun1，Zhao Zhanfeng1，Wei Gaofeng2，Zhou Zhiquan1

(1. School of Information and Electrical Engineering, Harbin Institute of Technology (Weihai), Weihai 264209, China; 2. Weihai Radio and Television Station, Weihai 264200, China)

Currently, a variety of satellites equipped with aerospace CCD cameras to acquire image data. The industrial detection of aerospace image processing system requires the CCD industrial camera with large resolution and higher sensitivity. The video signal interface on camera link is widely used in aerospace CCD camera because of the advantages of high transmission speed and low electronic noise interference. Because of the high price of aerospace CCD industrial camera, and the inflexible output, a camera link interface camera simulation system based on PCIe2.0 is designed to replace the aerospace CCD industrial camera, as the signal source on the detection of aerospace image processing system. The camera simulation system is composed of the FPGA, DDR3 memory, Camera Link driver chip, PCIe interface and other components ,and FPGA is the core .The camera simulation system can realize that the output image resolution is up to 8000×6000, and output specific images required by the industrial detection. Therefore, the camera simulation system can provide stable and flexible high resolution image data to meet the demand by industrial detection of aerospace image processing system.

Camera Link interface; PCIe 2.0; aerospace CCD cameras; FPGA

2017-04-24；

2017-05-15。

蘭功盾(1993-)，男，遼寧大連人，碩士研究生，主要從事信號(hào)處理理論與技術(shù)方向的研究。

趙占鋒(1980-)，男，博士，副教授,主要從事信號(hào)處理理論與技術(shù)方向的研究。

周志權(quán)(1973-)，男，博士，教授,主要從事信號(hào)處理理論與技術(shù)方向的研究。

魏高峰(1967-)，男，主要從事信號(hào)處理理論與技術(shù)方向的研究。

1671-4598(2017)11-0150-04

10.16526/j.cnki.11-4762/tp.2017.11.038

TN911

A