,,,

(北京空間飛行器總體設(shè)計(jì)部,北京 100094)

ARINC659總線橋接的設(shè)計(jì)及對(duì)總線同步的影響分析

劉偉偉,程博文,汪路元,于敏芳

(北京空間飛行器總體設(shè)計(jì)部,北京100094)

ARINC659總線因其在時(shí)間和空間上均提供了完備的故障冗余和操作健壯性，已經(jīng)逐漸在對(duì)數(shù)據(jù)通信確定性及故障沉默和屏蔽要求較高的航天領(lǐng)域中展開應(yīng)用；為了使ARINC659總線能夠更好的適應(yīng)航天器綜合電子系統(tǒng)的高度冗余容及分布式控制的需求，對(duì)一種能夠在不同設(shè)備中ARINC659總線之間相互橋接的技術(shù)進(jìn)行了研究，進(jìn)而實(shí)現(xiàn)分布式綜合電子系統(tǒng)中所有硬件模塊的統(tǒng)一時(shí)序規(guī)劃和通信調(diào)度，可以顯著提升系統(tǒng)中的資源共享、并行處理、故障冗余及分布式控制能力，同時(shí)也為關(guān)鍵系統(tǒng)中不同設(shè)備中的硬件模塊間實(shí)現(xiàn)嚴(yán)格的時(shí)序關(guān)系操作提供了一種解決方案；最后就橋接對(duì)ARINC659總線同步機(jī)制的影響進(jìn)行了分析，據(jù)此提出了橋接設(shè)計(jì)的約束和實(shí)現(xiàn)規(guī)則。

ARINC 659；總線橋接；總線同步；信號(hào)偏斜；航天器；綜合電子

0 引言

星載綜合電子系統(tǒng)是航天器數(shù)據(jù)和信息管理的重要組成部分，對(duì)航天器功能的實(shí)現(xiàn)和性能的提升具有舉足輕重的低位，其設(shè)計(jì)方式和性能直接關(guān)系到整個(gè)航天器的安全性和可靠性、先進(jìn)性以及成本消耗。為此星載綜合電子系統(tǒng)的設(shè)計(jì)在不斷向高集成度、輕小型化、低功耗方向發(fā)展的同時(shí)，也在致力于尋找一種方式既能夠有效的提升系統(tǒng)的通信確定性以及故障冗余和隔離等可靠性保障能力，也能夠充分利用軟硬件資源實(shí)現(xiàn)系統(tǒng)分布式控制以及降低航天器設(shè)計(jì)成本的機(jī)制。而設(shè)備背板總線作為各硬件模塊之間互聯(lián)和通信的橋梁，其功能性能的優(yōu)劣以及連接方式好壞在機(jī)制實(shí)現(xiàn)過(guò)程中起到了十分重要的作用。

ARINC659總線是一種線性多節(jié)點(diǎn)半雙工通信的高可靠性標(biāo)準(zhǔn)背板總線[1]，基于時(shí)間觸發(fā)架構(gòu)以及表驅(qū)動(dòng)比例訪問(wèn)(TDPA)協(xié)議[2-3]，在時(shí)間和空間上提供雙重的故障冗余和操作健壯性，具有高度的容錯(cuò)性、可用性和完整性[4]，能夠滿足在高數(shù)據(jù)吞吐量、嚴(yán)格故障隔離、數(shù)據(jù)傳輸確定的電子系統(tǒng)中的應(yīng)用[5]。正是由于ARINC659總線這種特性，使得它越來(lái)越多的應(yīng)用于航空航天領(lǐng)域的關(guān)鍵系統(tǒng)及單機(jī)中。然而當(dāng)前ARINC659總線僅局限于但設(shè)備內(nèi)部應(yīng)用，無(wú)法實(shí)現(xiàn)具有嚴(yán)格時(shí)序關(guān)系的多設(shè)備間的統(tǒng)一訪問(wèn)，為此本文設(shè)計(jì)實(shí)現(xiàn)了一種能夠?qū)⒉煌O(shè)備的ARINC659總線進(jìn)行互聯(lián)的橋接技術(shù)，實(shí)現(xiàn)綜合電子系統(tǒng)中所有硬件模塊的統(tǒng)一時(shí)序規(guī)劃和通信調(diào)度，最終達(dá)到提升綜合電子系統(tǒng)可靠性保證能力以及分布式控制和低成本設(shè)計(jì)的能力。

1 ARINC659總線架構(gòu)

ARINC659總線是由雙總線對(duì)組成的雙——雙配置，總線對(duì)A和B分別具有“X”和“Y"兩條總線，同時(shí)每一個(gè)在線可更換模塊(line replaceable module, LRM)有2個(gè)總線接口單元，分別為BIUx和BIUy，BIUx經(jīng)由X總線發(fā)送數(shù)據(jù)，BIUy經(jīng)由Y總線發(fā)送數(shù)據(jù)，而每一個(gè)BIU均接收所有4條總線上的數(shù)據(jù)。另外，每一條總線(AX、Ay、Bx和By)有各自的1條時(shí)鐘線和2條數(shù)據(jù)線，每個(gè)時(shí)鐘傳送2個(gè)數(shù)據(jù)位，完整的總線組由12條線組成，具體如圖1所示。

圖1 ARINC659總線體系架構(gòu)

ARINC659總線物理層采用BTL電平進(jìn)行數(shù)據(jù)傳輸，在總線兩端設(shè)置終端上拉電阻以及終端電源，在總線空閑期間，總線中的各信號(hào)線保持高電平狀態(tài)，在總線傳輸數(shù)據(jù)期間，通過(guò)不斷的觸發(fā)BTL收發(fā)器導(dǎo)通來(lái)產(chǎn)生低電平信號(hào)。其中總線兩端的終端上拉電阻除了維持總線空閑狀態(tài)的電平以及在維持總線低電平所需的電流，更為重要的是與總線中各條傳輸線的特征阻抗匹配，以提升信號(hào)傳輸質(zhì)量。

ARINC659總線通過(guò)幀描述語(yǔ)言(Frame Description Language)來(lái)實(shí)現(xiàn)鏈路層的表驅(qū)動(dòng)比例訪問(wèn)(TDPA)協(xié)議，所有ARINC659總線接口單元按照相同的TDPA程序運(yùn)行，TDPA程序中的命令由若干幀組成，每個(gè)幀又被劃分為一系列窗口，窗口即為ARINC659總線進(jìn)行數(shù)據(jù)傳輸和同步操作的最小通信單元。窗口可以分為數(shù)據(jù)窗口、空閑窗口、同步窗口3種，其中數(shù)據(jù)和空閑窗口的長(zhǎng)度可以為32 bit到8 192 bit，同步窗口用于實(shí)現(xiàn)ARINC659總線上所有BIU之間的同步關(guān)系，根據(jù)同步類型的不同，由同步脈沖以及可選的同步消息組成，其中同步脈沖為一個(gè)大約5 bit的低電平脈沖。在實(shí)際運(yùn)行過(guò)程中，TDPA程序中每一個(gè)窗口不僅定義了窗口的長(zhǎng)度，發(fā)送者以及接收這，還定義了發(fā)送和接收數(shù)據(jù)的存儲(chǔ)地址，從而使總線上不必再傳輸額外的長(zhǎng)度和地址信息，既節(jié)約了消息地址域耗用的帶寬，也消除了在傳輸過(guò)程中可能的地址錯(cuò)誤[6-7]。

2 ARINC659總線橋接設(shè)計(jì)

2.1 ARINC659總線橋接應(yīng)用需求

ARINC659總線作為設(shè)備背板總線，僅能夠完成對(duì)設(shè)備內(nèi)部硬件模塊之間的連接和數(shù)據(jù)通信。在航天器綜合電子系統(tǒng)中，為了實(shí)現(xiàn)分布式的控制和就近布局的需求，通常包含多臺(tái)不同的電子設(shè)備，這些設(shè)備不得不單獨(dú)配置處理器或控制器，也不得不單獨(dú)配置ARINC659總線，一方面增加了系統(tǒng)的處理器資源開銷，另一方面也無(wú)法實(shí)現(xiàn)不同設(shè)備間的同步調(diào)度操作，難以達(dá)到系統(tǒng)的優(yōu)化資源配置和嚴(yán)格的時(shí)序操作序列。因此在設(shè)備之間實(shí)現(xiàn)ARINC659總線的橋接，將不同設(shè)備中的ARINC659總線通過(guò)“虛擬背板”總線進(jìn)行連接，將整個(gè)綜合電子系統(tǒng)的所有ARINC659總線看作一條ARINC659總線進(jìn)行統(tǒng)一的時(shí)序規(guī)劃和同步處理就顯得非常有必要。

1)ARINC659總線橋接能夠滿足關(guān)鍵系統(tǒng)中存在嚴(yán)格時(shí)序關(guān)系的操作。在電子設(shè)備單獨(dú)設(shè)置ARINC659總線時(shí)，各總線之間獨(dú)立運(yùn)行和調(diào)度，即使將所有的ARINC659總線上的通信節(jié)點(diǎn)配置相同的表程序，也很難保證不同設(shè)備中的ARINC659總線之間的同步關(guān)系，也就很難保證設(shè)備之間嚴(yán)格的時(shí)序序列操作，通過(guò)總線橋接，將所有的ARINC659總線統(tǒng)一規(guī)劃和調(diào)度，系統(tǒng)中的所有硬件模塊相當(dāng)于運(yùn)行于一條ARINC659總線上，借助ARINC659總線的時(shí)間確定性，可以很容易滿足嚴(yán)格時(shí)序系列的操作要求。

2)ARINC659總線橋接能夠增強(qiáng)綜合電子系統(tǒng)的冗余容錯(cuò)能力。盡管在綜合電子系統(tǒng)的電子設(shè)備中的硬件模塊均設(shè)置了冗余備份措施，然而仍然不能排除設(shè)備中冗余處理器均故障的情況，通過(guò)ARINC659總線的橋接以及適當(dāng)?shù)目偩€時(shí)序規(guī)劃，故障設(shè)備中的其余硬件模塊即可非故障設(shè)備中的處理器模塊接管，實(shí)現(xiàn)任務(wù)的無(wú)縫遷移和故障的沉默恢復(fù)，提升冗余容錯(cuò)能力以及系統(tǒng)硬件模塊的資源利用率。

3)ARINC659總線橋接能夠?qū)崿F(xiàn)系統(tǒng)中軟硬件資源的共享。通過(guò)ARINC659總線橋接，處理器不僅能夠訪問(wèn)和控制本機(jī)中的硬件模塊資源，也可以訪問(wèn)和控制其他設(shè)備中的硬件模塊資源，實(shí)現(xiàn)處理器以及硬件模塊的軟硬件資源的共享和充分利用，并實(shí)現(xiàn)硬件模塊的分布式控制，同時(shí)也可實(shí)現(xiàn)降低軟硬件資源的配置數(shù)量，降低設(shè)計(jì)成本。

4)ARINC659總線橋接技術(shù)能夠?qū)崿F(xiàn)多并行計(jì)算與任務(wù)處理。通過(guò)ARINC659總線橋接，所有處理器資源運(yùn)行于一條虛擬的背板總線上，通過(guò)全局的時(shí)序規(guī)劃可以實(shí)現(xiàn)所有處理器在相同步調(diào)下實(shí)現(xiàn)同一任務(wù)的并行計(jì)算和處理，減緩對(duì)單一處理器的壓力，增強(qiáng)系統(tǒng)性能。

2.2 ARINC659總線橋接設(shè)計(jì)方案

ARINC659總線的多點(diǎn)連接架構(gòu)及其單線傳輸方式使得信號(hào)質(zhì)量受信號(hào)反射的影響較大，而信號(hào)的反射與信號(hào)線阻抗的連續(xù)性密不可分，如果直接將所有設(shè)備的ARINC659總線簡(jiǎn)單的連接在一起，那么背板PCB與連接電纜之間的阻抗差異和長(zhǎng)線傳輸?shù)姆植际诫娙菁半姼杏绊憣?huì)使得信號(hào)質(zhì)量嚴(yán)重變差，甚至使ARINC659總線無(wú)法正常運(yùn)行。因此本文對(duì)橋接的實(shí)現(xiàn)仍舊以保持各設(shè)備內(nèi)部完整的ARINC659總線為基礎(chǔ)，通過(guò)信號(hào)轉(zhuǎn)換后的“虛擬背板”將各個(gè)分段的ARINC659總線橋接在一起。具體實(shí)現(xiàn)方式如圖2所示。

圖2 ARINC659總線橋接技術(shù)實(shí)現(xiàn)示意圖

通過(guò)虛擬背板對(duì)ARINC659總線進(jìn)行橋接時(shí)，首先通過(guò)ARINC659總線收發(fā)器將本機(jī)的總線信號(hào)轉(zhuǎn)換為TTL電平，再通過(guò)LVDS驅(qū)動(dòng)器轉(zhuǎn)換為差分信號(hào)作為“虛擬背板”信號(hào)進(jìn)行傳輸。在虛擬背板另一端，首先通過(guò)LVDS接收器將“虛擬背板”差分信號(hào)后轉(zhuǎn)為TTL信號(hào)，再通過(guò)ARINC659總線收發(fā)器將信號(hào)驅(qū)動(dòng)到這個(gè)設(shè)備的ARINC659總線上，進(jìn)而實(shí)現(xiàn)兩條獨(dú)立ARINC659總線之間的互聯(lián)互通。

在正常的ARINC659總線操作中，每個(gè)LRM中的BIUx與BIUy具有通過(guò)相互“捂嘴”(即BIU互相對(duì)對(duì)方的總線收發(fā)器使能信號(hào)進(jìn)行控制)的功能實(shí)現(xiàn)故障沉默，也就是任意一個(gè)BIU的故障都不會(huì)將錯(cuò)誤的數(shù)據(jù)送到ARINC659總線上而影響總線上其他模塊間的通信，從而提升總線確定性和可靠性。為了在ARINC659總線橋接設(shè)計(jì)中保留 “捂嘴”功能，保證單一BIU的故障不影響總線操作，將同一設(shè)備中各硬件模塊BIU對(duì)收發(fā)器的使能信號(hào)引出，并經(jīng)過(guò)“與”操作后由LVDS驅(qū)動(dòng)器送到對(duì)方設(shè)備中，將其轉(zhuǎn)換為TTL信號(hào)后送到對(duì)應(yīng)的總線收發(fā)器上，實(shí)現(xiàn)本機(jī)設(shè)備BIU對(duì)另一設(shè)備中橋接的總線收發(fā)器使能控制。

同一設(shè)備內(nèi)部所有BIU的使能信號(hào)的“與”操作必須考慮LRM之間的冷/熱冗余備份關(guān)系，為了保證冷備份LRM的使能信號(hào)不至于使“與”操作電路的輸入產(chǎn)生不定態(tài)信號(hào)而影響電路功能以及不會(huì)對(duì)冷備份的LRM產(chǎn)生串電影響，“與”操作電路無(wú)法使用簡(jiǎn)單的集成芯片實(shí)現(xiàn)，為此設(shè)計(jì)中通過(guò)光電隔離器件或分離的晶體管組成開關(guān)電路實(shí)現(xiàn)所有使能信號(hào)的“線與”操作。另外，為了增強(qiáng)橋接電路的可靠性，在實(shí)際應(yīng)用過(guò)程中可對(duì)“線與”電路中的器件進(jìn)行串并聯(lián)處理，也可對(duì)每臺(tái)設(shè)備中對(duì)虛擬背板橋接模塊設(shè)置雙冗余冷備份處理，增強(qiáng)橋接電路在復(fù)雜空間環(huán)境中的可靠性。

圖3 線與電路示意圖

3 橋接對(duì)ARINC659總線同步機(jī)制影響分析

3.1 ARINC659總線同步機(jī)制

ARINC659總線上所有BIU運(yùn)行相同的TDPA程序，為了保證BIU間執(zhí)行TDPA程序的步調(diào)一致而不至于出現(xiàn)總線運(yùn)行混亂的情況，必須有一種同步的機(jī)制使得所有BIU處于同步狀態(tài)。為此ARINC659總線提供了3種不同形式的同步消息來(lái)實(shí)現(xiàn)位級(jí)以及幀級(jí)的同步，3種同步消息分別為初始同步消息、長(zhǎng)同步消息、短同步消息：

1)初始同步消息由初始同步脈沖和長(zhǎng)同步消息組合而成，用于在上電后或者整條總線范圍出現(xiàn)失同步反?，F(xiàn)象時(shí)初始化總線，使得所有的BIU能夠重新從表程序的起始位置開始運(yùn)行，重新建立所有BIU間的同步關(guān)系；

2)長(zhǎng)同步消息由長(zhǎng)同步脈沖和同步消息組成，同步消息的功能和種類有兩種，一種為入口重同步消息用于將失去同步的BIU重新和總線上處于同步的BIU之間建立同步關(guān)系，并使失去同步的BIU從同步消息指定的表程序位置開始執(zhí)行；另一種是幀變換消息用于控制所有的BIU從TDPA程序中當(dāng)前正在執(zhí)行的幀程序切換到另一個(gè)幀程序執(zhí)行；

3)短同步消息實(shí)是一個(gè)大約持續(xù)5 bit長(zhǎng)度的同步脈沖，用于糾正晶振的漂移來(lái)維持BIU間的位級(jí)同步以及鄰近消息之間的消息間隔。

由于短同步消息為一個(gè)同步脈沖，因此無(wú)法對(duì)BIU執(zhí)行TDPA程序產(chǎn)生影響，而僅能提供位級(jí)同步，而初始同步消息和長(zhǎng)同步消息則可提供幀級(jí)同步，能夠?qū)IU執(zhí)行TDPA程序的位置產(chǎn)生影響，實(shí)際上，由于初始同步和長(zhǎng)同步消息中包含同步脈沖，因此在提供幀級(jí)同步的同時(shí)，也可提供位級(jí)同步。通過(guò)ARINC659總線的位級(jí)同步即可保證所有處于同步狀態(tài)的BIU按照統(tǒng)一的步調(diào)運(yùn)行，并及時(shí)糾正BIU間的同步差異，從而實(shí)現(xiàn)保證同一個(gè)LRM中的BIUx和BIUy之間的信號(hào)偏斜小于2比特時(shí)間(tbit)，以及保證總線上任意兩個(gè)相鄰消息之間的間隔不會(huì)為零，在TDPA程序中消息間間隔由GAP值定義，大小可在2比特到9比特之間進(jìn)行選擇。

同步消息在傳輸?shù)倪^(guò)程中，不可避免的要受到元器件及傳輸線等引起的信號(hào)偏斜的影響，通過(guò)ARINC659總線的運(yùn)行以及同步機(jī)制可以看出，如果信號(hào)偏斜對(duì)同步消息的影響較大，那么將導(dǎo)致BIU間執(zhí)行TDPA程序的一致性受到影響，嚴(yán)重時(shí)將出現(xiàn)不同BIU發(fā)送的消息在總線上交疊的現(xiàn)象，最終導(dǎo)致數(shù)據(jù)以及同步消息的錯(cuò)誤，使BIU無(wú)法正常處于同步狀態(tài)，也就使整條ARINC659總線無(wú)法正常運(yùn)行。因此，在實(shí)際工程設(shè)計(jì)中必須考慮信號(hào)偏斜的大小，并據(jù)此優(yōu)化ARINC659總線的設(shè)計(jì)。

3.2 ARINC659總線中信號(hào)偏斜分析

信號(hào)偏斜的產(chǎn)生包含多種因素，包括元器件的傳輸延遲、傳輸線的傳輸延遲以及晶振漂移等原因。根據(jù)信號(hào)偏斜產(chǎn)生的機(jī)制不同以及對(duì)ARINC659總線影響的不同，將ARINC659總線中的信號(hào)偏斜分為空間信號(hào)偏斜、時(shí)間信號(hào)偏斜、XY信號(hào)偏斜：

1)空間信號(hào)偏斜(Sskew)：由每個(gè)LRM或BIU處于背板的不同位置而引起的信號(hào)偏斜，與背板的長(zhǎng)度、LRM的等效電容、LRM間的間隔、背板電氣特性、信號(hào)傳輸速度等有關(guān)，由于在系統(tǒng)設(shè)計(jì)完畢后以上影響因素等參數(shù)也就固定下來(lái)，因此空間信號(hào)偏斜不隨時(shí)間的變化而變化；

2)時(shí)間信號(hào)偏斜(Tskew)：兩個(gè)LRM處于背板的同一位置，由信號(hào)在兩個(gè)LRM中經(jīng)過(guò)不同元器件產(chǎn)生不同的傳輸延遲以及晶振漂移產(chǎn)生的信號(hào)偏斜，與背板到收發(fā)器間信號(hào)路徑的不同、不同總線收發(fā)器產(chǎn)生偏斜的不同、收發(fā)器與BIU間信號(hào)線路徑的不同、晶振漂移的不同，不同BIU輸入緩沖器引起偏斜以及同步操作的精度等有關(guān)；由于時(shí)間信號(hào)偏斜受晶振漂移影響，因此會(huì)隨時(shí)間的變化而逐漸變大；

3)XY信號(hào)偏斜(XYskew)：同一個(gè)LRM中BIUx和BIUy間的時(shí)間偏斜，受收發(fā)器和BIU間信號(hào)線的不同引起的偏斜、兩個(gè)BIU緩沖器引起的偏斜、晶振漂移及同步操作精度等影響；由于XY信號(hào)偏斜也受晶振的漂移的影響，因此會(huì)隨時(shí)間變化而逐漸變大。

時(shí)間信號(hào)偏斜以及XY信號(hào)偏斜均受晶振漂移的影響，其大小會(huì)隨著時(shí)間而不斷增大，因此在一次同步操作剛剛結(jié)束時(shí)，時(shí)間信號(hào)偏斜和XY信號(hào)偏斜的值為最小，但是受到信號(hào)傳輸路徑的不同，以及收發(fā)器和BIU等延遲不同，時(shí)間信號(hào)偏斜和XY信號(hào)偏斜的最小值都不可能為零，這個(gè)初始的最小值可由時(shí)間同步誤差和XY同步誤差進(jìn)行描述：

1)時(shí)間同步誤差(Terror)：同步操作剛結(jié)束時(shí)初始的時(shí)間信號(hào)偏斜，將兩個(gè)LRM放置在總線的同一個(gè)位置，使它們?cè)谕讲僮骱笠宰钚〉腉AP間隔立即輪流傳輸長(zhǎng)度為1個(gè)字的消息，兩個(gè)窗口間第一個(gè)時(shí)鐘下降沿之間的時(shí)間與窗口實(shí)際長(zhǎng)度的差值可以看做是時(shí)間同步誤差；

2)XY同步誤差(XYerror)：同步操作剛結(jié)束時(shí)存在的初始XY信號(hào)偏斜，可在同步操作后以最小的GAP間隔立即開始消息傳輸，測(cè)量X總線(Ax和Bx總線)和Y總線(Ay和By總線)上消息數(shù)據(jù)對(duì)應(yīng)的第一個(gè)時(shí)鐘下降沿間的時(shí)間差來(lái)獲得XY同步誤差。

圖4 時(shí)間同步誤差測(cè)量示意圖

圖5 XY同步誤差測(cè)量示意圖

由于晶振的漂移，時(shí)間信號(hào)偏斜以及XY信號(hào)偏斜是在時(shí)間同步誤差和XY同步誤差的基礎(chǔ)上隨時(shí)間變化的一個(gè)函數(shù)，考慮不同BIU晶振的漂移在最壞的情況下為漂移方向相反，那么可以通過(guò)等式1和等式2計(jì)算時(shí)間信號(hào)偏斜和XY信號(hào)偏斜的大小，其中Cerror為晶振漂移率。

Tskew(t)=Terror+2×Cerror×t

(1)

XYskew(t)=XYerror+2×Cerror×t

(2)

在實(shí)際系統(tǒng)中，每個(gè)LRM之間實(shí)際是以一定的間隔位于ARNC659總線的不同位置，那么將空間信號(hào)偏斜考慮進(jìn)去，可通過(guò)等式3獲得ARINC659總線上總的信號(hào)偏斜Askew。

Askew(t)=Tskew(t)+Sskew

(3)

3.3 橋接對(duì)同步機(jī)制影響分析

對(duì)于BIUx和BIUy之間的信號(hào)偏斜小于2比特時(shí)間需求，也就是XYskew小于2比特時(shí)間，根據(jù)等式2可以得到：

XYerror+2×Cerror×Tsync<2×tbit

(4)

在等式(4)中，將時(shí)間t以Tsync代替，Tsync為ARINC659總線的同步周期。根據(jù)等式(4)可以看出，XY信號(hào)偏斜的大小僅取決于同步周期和晶振漂移率，而與總線的長(zhǎng)度以及空間信號(hào)偏斜無(wú)關(guān)。而ARINC659總線橋接所實(shí)現(xiàn)的正是將多個(gè)獨(dú)立的ARINC659總線連接在一起，相當(dāng)于將總線的長(zhǎng)度拉長(zhǎng)，但是并不會(huì)對(duì)時(shí)間相關(guān)的信號(hào)偏斜產(chǎn)生影響，也就是總線橋接不會(huì)對(duì)XY信號(hào)偏斜產(chǎn)生影響。

對(duì)于ARINC659總線上任意兩個(gè)相鄰消息間的間隔不能接近零的需求，存在一種最差的情況就是位于總線一端的LRM發(fā)送消息結(jié)束時(shí)，位于總線的另一端的LRM開始發(fā)送消息，但是在發(fā)送之前必須保證前面那個(gè)LRM發(fā)送的消息的最后一比特已經(jīng)在整個(gè)總線上傳輸完成，而在總線上傳輸完成也就意味著經(jīng)歷了一次空間信號(hào)偏斜，因此得出Askew+Sskew

(5)

在等式(5)中，同樣將時(shí)間t以Tsync代替，同時(shí)可以看出，空間信號(hào)偏斜Sskew的大小與GAP值Tgap的選取以及同步周期Tsync的選取密切相關(guān)，而Tgap值的選擇存在最大值限制，同步周期Tsync也要以不能影響正常的數(shù)據(jù)消息窗口傳輸前提，因此Tsync的選擇存在最小值限制，也就是說(shuō)空間信號(hào)偏斜Sskew存在最大值的限制。ARINC659總線橋接最為直接的影響就是增大了整條虛擬的ARINC659總線的長(zhǎng)度，也就增大了空間信號(hào)偏斜Sskew，因此空間信號(hào)偏斜Sskew會(huì)對(duì)Tgap以及Tsync的選擇產(chǎn)生影響，相反地，最大的Tgap以及最小的Tsync也就決定了ARINC659總線橋接實(shí)現(xiàn)的可行性，如果最大的Tgap以及最小的Tsync的仍不能滿足等式5中對(duì)Sskew的要求，則說(shuō)明ARINC659總線橋接時(shí)無(wú)法實(shí)現(xiàn)的。

4 實(shí)驗(yàn)結(jié)果與分析

通過(guò)在綜合電子系統(tǒng)的兩臺(tái)設(shè)備之間建立ARINC659總線橋接實(shí)現(xiàn)對(duì)橋接技術(shù)的可實(shí)現(xiàn)性以及對(duì)同步的影響進(jìn)行驗(yàn)證。橋接后總的ARINC659總線的最大長(zhǎng)度小于5米，橋接電纜及PCB、元器件引入總的空間信號(hào)偏斜約為115 ns。

為了確保ARINC659總線橋接的最大可實(shí)現(xiàn)性，Tsync選擇為最小可能周期，也就是在每個(gè)數(shù)據(jù)消息窗口后面都設(shè)置一個(gè)同步消息，其中最長(zhǎng)的數(shù)據(jù)消息長(zhǎng)度為1024字節(jié)，因此最小的Tsync為((1024×8)÷2)×tbit+2×Tgap。初始同步時(shí)間誤差僅與信號(hào)路徑不同有關(guān)且最大為1比特時(shí)間，所使用的晶振漂移率為50 ppm。根據(jù)等式5可以得出消息間間隔大小Tgap必須大于277 ns(也就是Tgap值須大于8.3 bit時(shí)間)。

在測(cè)試過(guò)程中分別設(shè)置不同的Tgap值進(jìn)行ARINC659總線通信測(cè)試，當(dāng)將Tgap值選擇最大值9 bit以及8 bit時(shí)橋接后的ARINC659總線能夠正常進(jìn)行通信，由此驗(yàn)證了所設(shè)計(jì)的ARINC659總線橋接技術(shù)和設(shè)計(jì)方案是可行且是可實(shí)現(xiàn)的。另外，Tgap的值可為8 bit的主要原因是初始同步誤差Terror以及晶振漂移率在實(shí)際應(yīng)用過(guò)程中的測(cè)試比較困難，因此計(jì)算過(guò)程直接以最大值或標(biāo)稱值進(jìn)行計(jì)算，因而引入的計(jì)算誤差導(dǎo)致計(jì)算出的需求Tgap值偏大，然而對(duì)于工程應(yīng)用而言，計(jì)算出的Tgap值偏大有利于實(shí)際應(yīng)用時(shí)ARINC659總線具備一定的時(shí)序裕量，便于彌補(bǔ)通信電路以及元器件受環(huán)境及溫度影響產(chǎn)生的參數(shù)漂移。

5 結(jié)束語(yǔ)

針對(duì)航天器綜合電子系統(tǒng)設(shè)備間背板總線橋接的需求，本文提出的通過(guò)虛擬背板實(shí)現(xiàn)ARINC659總線橋接的方案具有較強(qiáng)的可行性和工程適用性，與此同時(shí)在對(duì)ARINC659總線運(yùn)行和同步機(jī)制的基礎(chǔ)上，對(duì)ARINC659總線中存在的各種信號(hào)偏斜進(jìn)行了深入分析，并就總線橋接對(duì)信號(hào)偏斜的影響以及對(duì)總線設(shè)計(jì)中各參數(shù)選擇的影響進(jìn)行了分析，并給出計(jì)算參考公式，不僅可用于驗(yàn)證ARINC659總線橋接的可實(shí)現(xiàn)性，也可優(yōu)化對(duì)GAP值以及同步周期的選取。為實(shí)現(xiàn)航天器綜合電子系統(tǒng)的一體化設(shè)計(jì)以及并行計(jì)算和分布式控制提供了一種解決方案，在航天器研制中具有十分重要的推廣意義。

[1] 張 銳，吳成富，段曉軍. ARINC659總線在飛控余度管理技術(shù)中的應(yīng)用[J]. 航空計(jì)算技術(shù),2013， 43(2):128-133.

[2] 李文星，樊曉桓，安建峰. ARINC659航空總線監(jiān)控器的設(shè)計(jì)[J]. 計(jì)算機(jī)測(cè)量與控制,2012，20(1):91-94.

[3] 臧 威，劉 芳，李 銳. 基于協(xié)議芯片和工具鏈的ARINC659總線開發(fā)平臺(tái)[J]. 電子科技,2013，26 (9):85-91.

[4] 張喜民. ARINC659背板數(shù)據(jù)總線協(xié)議初探[J]. 電光與控制,2013，20(3):93-97.

[5] 李愛軍，趙 剛，李偉成，等. 基于659總線的飛行器電氣控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 計(jì)算機(jī)測(cè)量與控制,2015，23(4):1218-1221.

[6] 許宏杰,田搖澤,郭搖亮,等. ARINC659芯片設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究[J]. 計(jì)算機(jī)技術(shù)與發(fā)展,2014,24(3):26-30.

[7] 劉海旭. ARINC 659通信總線的設(shè)計(jì)與實(shí)現(xiàn)[D].北京：北京交通大學(xué)，2010.

DesignofARINC659BusBridgingandEffectAnalysisofBridgingtoBusSynchronization

Liu Weiwei, Cheng Bowen, Wang Luyuan, Yu Minfang

(Beijing Institute of Spacecraft System Engineering，Beijing 100094，China)

With the characteristic of complete fault redundancy and operation robustness in both time and space， ARNC659 bus has been gradually adopted by aerospace which has high requirement of communication certainty as well as fault silence and insulation. In order to make the ARINC659 bus can better adapt to the demand of highly redundant and distributed control in spacecraft integrated avionics, this paper achieves a bridging technology that can connect the ARINC659 bus among different devices, so as to achieve unified timing planning and communication scheduling of all hardware modules of distributed integrated avionics. This improves significantly the ability of avionics in resource sharing and parallel computing and fault tolerance, and also provides an approach to operate between modules within different devices of pivotal system with strict temporal relationship. Finally, the effect of bus bridging to bus synchronization are analyzed, and puts forward design constraints and implementation principle during design of bus bridging.

ARINC 659；bus bridging；bus synchronization；signal skew；spacecraft；integrated avionics

2017-04-09；

2017-05-18。

劉偉偉(1985-)，男，山東東營(yíng)人，碩士研究生，工程師，主要從事航天器綜合電子、空間數(shù)據(jù)及信息系統(tǒng)等方向的研究。

1671-4598(2017)11-0129-04

10.16526/j.cnki.11-4762/tp.2017.11.033

TP3

A