李艷婷, 王水魚

?

視頻圖像中動(dòng)態(tài)目標(biāo)檢測(cè)系統(tǒng)的FPGA硬件設(shè)計(jì)①

李艷婷, 王水魚

(西安理工大學(xué)自動(dòng)化與信息工程學(xué)院, 西安 710048)

為解決傳統(tǒng)視頻圖像數(shù)據(jù)處理時(shí), 通常以軟件為基礎(chǔ), 存在工作量大、存儲(chǔ)時(shí)間長(zhǎng)的問題, 提出了基于FPGA硬件結(jié)構(gòu)處理的設(shè)計(jì), 提高系統(tǒng)的處理速度和實(shí)時(shí)性. 針對(duì)圖像處理問題, 采用背景差分法檢測(cè)運(yùn)動(dòng)目標(biāo), 通過二值化方法剔除圖像中的靜止場(chǎng)景, 然后再做形態(tài)濾波, 消除空洞和噪聲點(diǎn), 最后提取出目標(biāo)中心點(diǎn), 達(dá)到檢測(cè)運(yùn)動(dòng)目標(biāo)的目的. 同時(shí)加入sobel邊緣檢測(cè)模塊, 擴(kuò)展運(yùn)動(dòng)目標(biāo)檢測(cè)體系結(jié)構(gòu), 在檢測(cè)目標(biāo)時(shí), 系統(tǒng)能夠根據(jù)物體的形狀以及它的運(yùn)動(dòng)路徑, 來識(shí)別對(duì)象并對(duì)其檢測(cè)結(jié)果進(jìn)行分類. 此外, 對(duì)一些特定環(huán)境, 設(shè)置適當(dāng)禁區(qū), 當(dāng)目標(biāo)中心點(diǎn)進(jìn)入禁區(qū)時(shí), 做出相應(yīng)判斷. 硬件設(shè)計(jì)和Verilog HDL 程序編寫完成后, 在Modelsim中做仿真驗(yàn)證, 可以得到正確的目標(biāo)檢測(cè)結(jié)果.

運(yùn)動(dòng)目標(biāo)檢測(cè); 背景差分法; Sobel邊緣檢測(cè); 質(zhì)心提取; 硬件設(shè)計(jì); 事件分析

1 引言

視頻圖像處理系統(tǒng)主要分為兩大部分[1], 第一是基于應(yīng)用軟件的處理技術(shù), 該技術(shù)是在PC平臺(tái)上用各種應(yīng)用軟件進(jìn)行圖片處理, 處理算法通常是由軟件串行計(jì)算來完成, 這類技術(shù)對(duì)系統(tǒng)的實(shí)時(shí)性要求不高; 第二類是基于硬件結(jié)構(gòu)的處理技術(shù), 采用可編程邏輯器件FPGA來控制實(shí)時(shí)顯示系統(tǒng), 其性能優(yōu)越[2], 資源豐富, 采用并行處理方式, 提高了處理速度, 具有高集成度、高可靠性、靈活的編程能力、全新的開發(fā)設(shè)計(jì)思想等優(yōu)勢(shì), 在處理實(shí)時(shí)圖像信號(hào)這樣巨大的信息量時(shí), 能滿足系統(tǒng)對(duì)實(shí)時(shí)性的要求.

隨著工業(yè)自動(dòng)化水平和科學(xué)技術(shù)的不斷發(fā)展和提高, 人們對(duì)視頻數(shù)據(jù)的要求也越來越高, 高清晰、實(shí)時(shí)性視頻數(shù)據(jù)量越來越大, 視頻的實(shí)時(shí)處理難度也在逐漸增大, 因此利用FPGA來對(duì)實(shí)時(shí)圖像進(jìn)行硬件處理成為一個(gè)新的發(fā)展趨勢(shì)[3]. 目前對(duì)于動(dòng)態(tài)目標(biāo)檢測(cè)已經(jīng)開展了大量研究, 主要是指通過對(duì)運(yùn)動(dòng)目標(biāo)進(jìn)行匹配和圖像特征分析, 檢測(cè)視頻序列中是否存在與背景有相對(duì)運(yùn)動(dòng)的前景目標(biāo).

2 目標(biāo)檢測(cè)方法

運(yùn)動(dòng)目標(biāo)檢測(cè)是智能視頻監(jiān)控的底層處理過程, 它為目標(biāo)分類、目標(biāo)跟蹤等其它后續(xù)處理步驟奠定了基礎(chǔ). 運(yùn)動(dòng)目標(biāo)檢測(cè)的方法主要有: 幀間差分法、光流法、背景差分法.

(1) 幀間差分法

對(duì)視頻圖像序列中, 逐像素比較相鄰兩幀或三幀圖像之間的差異[4], 當(dāng)監(jiān)控場(chǎng)景中出現(xiàn)異常物體運(yùn)動(dòng)時(shí), 相鄰兩幀之間會(huì)有明顯差異, 幀間差分法就是利用這種特性對(duì)相鄰兩幀相減, 得到兩幀圖像亮度差的絕對(duì)值, 然后通過選定的閾值來分析視頻圖像的變化情況, 進(jìn)而檢測(cè)運(yùn)動(dòng)目標(biāo).

(2) 光流法

給圖像中的每一個(gè)像素點(diǎn)賦予一個(gè)速度矢量, 這就形成了一個(gè)圖像運(yùn)動(dòng)場(chǎng), 在運(yùn)動(dòng)的一個(gè)特定時(shí)刻, 圖像上的點(diǎn)與三維物體上的點(diǎn)一一對(duì)應(yīng), 這種對(duì)應(yīng)關(guān)系可由投影關(guān)系得到, 根據(jù)各個(gè)像素點(diǎn)的速度矢量特征, 可以對(duì)圖像進(jìn)行動(dòng)態(tài)分析[4]. 如果圖像中沒有運(yùn)動(dòng)物體, 則光流矢量在整個(gè)圖像區(qū)域是連續(xù)變化的. 當(dāng)圖像中有運(yùn)動(dòng)物體時(shí), 目標(biāo)和圖像背景存在相對(duì)運(yùn)動(dòng), 運(yùn)動(dòng)物體所形成的速度矢量必然和鄰域背景速度矢量不同, 從而檢測(cè)出運(yùn)動(dòng)物體及位置.

(3) 背景差分法

背景差分法, 原理較為簡(jiǎn)單, 在背景已知的情況下, 利用當(dāng)前幀圖像的像素灰度值與背景圖像的像素灰度值值進(jìn)行差分運(yùn)算, 灰度值不同的像素點(diǎn)將會(huì)剩余下來, 然后設(shè)定閾值, 提取出不同于原始背景圖像的標(biāo)區(qū)域, 從而達(dá)到前景提取的目的.

運(yùn)動(dòng)目標(biāo)的檢測(cè)主要是為了得到感興趣的運(yùn)動(dòng)目標(biāo)的位置和大小. 經(jīng)過研究可知[5], 幀間差分法受光線變化影響小, 算法實(shí)現(xiàn)簡(jiǎn)單, 但檢測(cè)時(shí)間的選擇難以控制, 適用于多個(gè)運(yùn)動(dòng)目標(biāo)和攝像機(jī)移動(dòng)的場(chǎng)景, 一般不能完整的檢測(cè)出運(yùn)動(dòng)目標(biāo), 實(shí)際應(yīng)用在硬件平臺(tái)上較為困難; 光流法的優(yōu)點(diǎn)在于光流法不僅攜帶了運(yùn)動(dòng)物體的運(yùn)動(dòng)信息, 而且還攜帶了有關(guān)景物三維結(jié)構(gòu)的豐富信息, 它能夠在不知道場(chǎng)景的任何信息情況下, 檢測(cè)出運(yùn)動(dòng)對(duì)象, 但存在的問題是光流法采用迭代法計(jì)算求解, 算法復(fù)雜度高、計(jì)算量非常大, 計(jì)算耗時(shí)且實(shí)時(shí)性差, 除非有特殊的硬件支持, 否則很難實(shí)現(xiàn)運(yùn)動(dòng)目標(biāo)的實(shí)時(shí)檢測(cè); 背景差分法是目前運(yùn)動(dòng)檢測(cè)中最常用的一種方法, 與幀間差分法相比, 背景差分法可以獲得完整的特征數(shù)據(jù), 得到較為精確的目標(biāo)圖像, 且適用于靜止背景. 考慮到本設(shè)計(jì)主要是針對(duì)一些特定區(qū)域, 如銀行、ATM機(jī)等場(chǎng)所, 該區(qū)域的背景是靜態(tài)的, 且圖像采集設(shè)備也是固定的, 因此背景差分法, 檢測(cè)速度快而準(zhǔn)確, 易于硬件實(shí)現(xiàn), 可以滿足實(shí)時(shí)性高的需求.

3 總體結(jié)構(gòu)

圖1表示, 將采集進(jìn)來的視頻圖像數(shù)據(jù), 緩存在SDRAM中, 在FPGA的控制下即可對(duì)其進(jìn)行目標(biāo)檢測(cè)和圖像處理, 處理完成后在VGA完成視頻顯示.

圖1 系統(tǒng)功能圖

4 運(yùn)動(dòng)目標(biāo)檢測(cè)

基于硬件FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)和跟蹤算法的實(shí)現(xiàn)主要是圍繞著數(shù)據(jù)的讀取控制來實(shí)現(xiàn)的, 背景差分法就是對(duì)保存的背景圖像和當(dāng)前幀圖像做差分運(yùn)算并二值化, 再經(jīng)過形態(tài)學(xué)處理, 進(jìn)而提取出運(yùn)動(dòng)目標(biāo)并跟蹤[6]. 圖2為運(yùn)動(dòng)目標(biāo)檢測(cè)在FPGA中實(shí)現(xiàn)的體系結(jié)構(gòu)圖.

圖2 運(yùn)動(dòng)目標(biāo)檢測(cè)實(shí)現(xiàn)框圖

4.1 背景差分運(yùn)算

首先, 從SDRAM緩存中讀取視頻數(shù)據(jù)[7], 兩個(gè)輸入源分別是從SDRAM取出的視頻流和采集保存的背景圖像; 因此, 設(shè)計(jì)一個(gè)數(shù)據(jù)讀取模塊, 主要包括: 地址發(fā)生控制器和兩個(gè)FIFO; 一個(gè)用來緩存當(dāng)前幀圖像數(shù)據(jù), 另一個(gè)用來緩存背景圖像數(shù)據(jù), 此處用FIFO緩存是為了解決時(shí)鐘不匹配的問題.

地址發(fā)生控制器根據(jù)FIFO的空滿狀態(tài), 不停地產(chǎn)生讀取當(dāng)前幀圖像的地址和背景圖像的地址, 從對(duì)應(yīng)的地址中讀取出當(dāng)前幀圖像數(shù)據(jù)和背景圖像數(shù)據(jù), FIFO的深度可取為兩行視頻圖像的大小, 足夠大能保證連續(xù)讀取的同時(shí)也可以進(jìn)行后面的差值運(yùn)算, 即進(jìn)行流水線處理[7]. 當(dāng)兩個(gè)FIFO 都不為空時(shí), 就啟動(dòng)背景差值計(jì)算模塊, 將FIFO中緩存的當(dāng)前幀數(shù)據(jù)和背景圖像數(shù)據(jù)做差值運(yùn)算, 并根據(jù)給定的閾值進(jìn)行二值化處理. 最后將二值化結(jié)果送入形態(tài)學(xué)處理模塊進(jìn)行濾波去噪, 從而得到運(yùn)動(dòng)目標(biāo). 在這種硬件處理結(jié)構(gòu)下, 減少了數(shù)據(jù)的反復(fù)讀寫并減小數(shù)據(jù)處理量和存儲(chǔ)空間, 提高系統(tǒng)的實(shí)時(shí)性, 減小占用硬件資源. 圖3為數(shù)據(jù)讀取模塊讀取數(shù)據(jù)流程圖.

圖 3 數(shù)據(jù)讀取流程圖

采用流水線結(jié)構(gòu)即可實(shí)現(xiàn)背景差分計(jì)算并二值化處理. 背景差分運(yùn)算的實(shí)現(xiàn)過程[7]: 對(duì)背景圖像和當(dāng)前幀圖像中相對(duì)應(yīng)的像素灰度值進(jìn)行相減并取絕對(duì)值, 當(dāng)結(jié)果大于閾值T時(shí), 則判斷為運(yùn)動(dòng)目標(biāo)像素點(diǎn), 并將該點(diǎn)灰度設(shè)為1, 當(dāng)結(jié)果小于閾值T時(shí), 認(rèn)為該點(diǎn)為背景像素, 將其值設(shè)為0. 這樣就得到了二值圖像. 數(shù)據(jù)讀取模塊RTL視圖如圖4所示.

圖4 數(shù)據(jù)讀取模塊RTL視圖

背景差分后的二值圖像仿真圖如圖5所示, 可得到“0”、“1”像素點(diǎn), 分別代表無運(yùn)動(dòng)目標(biāo)和有運(yùn)動(dòng)目標(biāo).

圖5 二值化處理圖像

4.2 形態(tài)學(xué)濾波

背景差分并二值化處理之后, 進(jìn)入形態(tài)學(xué)濾波處理模塊. 形態(tài)學(xué)濾波處理主要分為開運(yùn)算和閉運(yùn)算. 由文獻(xiàn)[8]可知, 開運(yùn)算可以較好地消除圖像中的孤立點(diǎn)和噪聲.

開運(yùn)算是先利用腐蝕運(yùn)算去除二值圖像中孤立的點(diǎn)或者噪聲, 然后通過膨脹運(yùn)算對(duì)目標(biāo)斷裂部分進(jìn)行修復(fù), 得到的圖像區(qū)域便是運(yùn)動(dòng)目標(biāo)區(qū)域.

進(jìn)行濾波處理時(shí)采用3*3形態(tài)學(xué)濾波算子, 取算子如式(1), 值全為1[9], 在做腐蝕和膨脹處理時(shí), 不影響像素處理結(jié)果:

運(yùn)算過程: 腐蝕運(yùn)算即對(duì)像素做“與”運(yùn)算, 膨脹運(yùn)算對(duì)像素做“或”運(yùn)算. 用結(jié)構(gòu)元素S依次對(duì)輸入的9個(gè)二值圖像像素進(jìn)行掃描. 腐蝕過程: 只要有一個(gè)像素的值是0, 結(jié)果就為0, 全為1, 結(jié)果才為1. 膨脹過程: 只要有一個(gè)像素的值是1, 結(jié)果為1, 全為0, 結(jié)果才為0.

硬件實(shí)現(xiàn)過程中, 調(diào)用Quartusii提供的移位寄存器IP核altshift_taps, 將單行的串行圖像進(jìn)行3線并行輸出. altshift_taps的參數(shù)設(shè)置為3個(gè)taps輸出, taps間的間隔寬度為640(VGA顯示像素為640*480), 數(shù)據(jù)寬度為8位(灰度圖像). 圖6為腐蝕運(yùn)算的硬件結(jié)構(gòu)圖, 圖7為膨脹運(yùn)算的硬件結(jié)構(gòu)圖, 圖8為開運(yùn)算模塊結(jié)構(gòu)圖(腐蝕運(yùn)算的輸出作為膨脹運(yùn)算的輸入).

圖6 腐蝕運(yùn)算硬件結(jié)構(gòu)圖

圖7 膨脹運(yùn)算硬件結(jié)構(gòu)圖

圖8 開運(yùn)算模塊結(jié)構(gòu)圖

4.3 運(yùn)動(dòng)目標(biāo)提取

形態(tài)學(xué)濾波處理后, 得到的二值圖像中像素值為“1”對(duì)應(yīng)的區(qū)域即為運(yùn)動(dòng)目標(biāo)區(qū)域. 考慮到運(yùn)算量、系統(tǒng)實(shí)時(shí)性, 本設(shè)計(jì)將采用形心定位方法進(jìn)行運(yùn)動(dòng)目標(biāo)提取.

形心定位即選取運(yùn)動(dòng)目標(biāo)區(qū)域的形心作為運(yùn)動(dòng)目標(biāo)的特征. 對(duì)每一幀視頻圖像計(jì)算其形心, 就可以確定系列圖像中目標(biāo)連續(xù)的位置關(guān)系, 從而正確判斷出后期運(yùn)動(dòng)目標(biāo)是否進(jìn)入禁區(qū). 運(yùn)動(dòng)目標(biāo)區(qū)域的形心提取公式[10]如式(2)、(3)所示:

式(2)、(3)中,(,)為經(jīng)形態(tài)學(xué)濾波處理后的二值圖像, 其值只可能取0或者1, 設(shè)計(jì)時(shí)[10]用計(jì)數(shù)器對(duì)(,)中值為“1”的像素個(gè)數(shù)進(jìn)行計(jì)數(shù), 用,兩個(gè)寄存器存儲(chǔ)像素值為1的像素的坐標(biāo)累加值, 用計(jì)數(shù)器和表示當(dāng)前像素的坐標(biāo), 當(dāng)讀取的值(,)為1時(shí), 進(jìn)行如式(4)、(5)、(6)的計(jì)算:

當(dāng)整幅圖像掃描完成后, 就得到當(dāng)前圖像的形心, 如式(7)、(8)所示.

圖9為運(yùn)動(dòng)目標(biāo)形心提取流程圖, 圖10為運(yùn)動(dòng)目標(biāo)形心提取模塊仿真時(shí)序圖, 在仿真時(shí)序圖中可以看出該二值圖像的形心被提取出來.

圖9 運(yùn)動(dòng)目標(biāo)形心提取流程圖

圖10 運(yùn)動(dòng)目標(biāo)形心提取模塊仿真時(shí)序圖

4.4 Sobel邊緣檢測(cè)

Sobel邊緣檢測(cè)是一種較成熟的微分檢測(cè)算法, 使用此算法對(duì)圖像進(jìn)行邊緣檢測(cè), 能獲得較好的邊緣檢測(cè)效果且計(jì)算簡(jiǎn)單. Sobel算子原理框圖如圖11所示.

圖11 sobel算子原理框圖

實(shí)現(xiàn)過程: Sobel算子在水平方向梯度矩陣X和垂直方向梯度矩陣Y分別如式(9)、(10)所示. 3*3的9個(gè)像素模板如式(11)所示[11].

F矩陣分別與X矩陣、Y矩陣進(jìn)行卷積運(yùn)算, 得到水平梯度值和垂直梯度值, 如式(12)、(13)所示:

最后根據(jù)式(14)與閾值Ｔ進(jìn)行比較, 如果大于閾值, 便視其為邊緣像素點(diǎn).

基于FPGA的硬件實(shí)現(xiàn)Sobel邊緣檢測(cè)算法包括: 數(shù)據(jù)緩沖模塊, 梯度計(jì)算模塊, 加法模塊, 開方模塊, 閾值比較模塊.

根據(jù)上述邊緣檢測(cè)Sobel算子的描述, 在QuartusII中設(shè)計(jì)了如下的Sobel邊緣檢測(cè)梯度運(yùn)算結(jié)構(gòu)圖, 如圖12所示.

數(shù)據(jù)緩沖模塊調(diào)用移位寄存器shift_register, 實(shí)現(xiàn)3行圖像數(shù)據(jù)的緩存, 參數(shù)設(shè)置和上面形態(tài)學(xué)處理中的參數(shù)一樣; 梯度運(yùn)算模塊, 調(diào)用6個(gè)ALTMULT_ADD乘法運(yùn)算, 分別為3個(gè)水平梯度運(yùn)算乘法器和3個(gè)垂直梯度運(yùn)算乘法器; 加法模塊, 調(diào)用PARALLEL_ADD加法器對(duì)3行數(shù)據(jù)并行相加; 開方運(yùn)算模塊, 調(diào)用ALTSQRT即可計(jì)算出|G|的數(shù)值大小; 閾值比較模塊, 設(shè)置閾值T, 當(dāng)計(jì)算出的|G|大于T時(shí), 輸出像素值為1, 即為黑色, 反之則為0, 即為白色, 以此檢測(cè)出邊緣像素. 圖13為Sobel邊緣檢測(cè)RTL視圖, 圖14為Sobel邊緣檢測(cè)時(shí)序仿真圖.

圖12 Sobel邊緣檢測(cè)梯度運(yùn)算結(jié)構(gòu)圖

圖13 Sobel邊緣檢測(cè)RTL視圖

圖14 Sobel邊緣檢測(cè)時(shí)序仿真圖

5 禁區(qū)入侵判斷

本文主要是針對(duì)特定區(qū)域, 如銀行、ATM[12]機(jī)等設(shè)置禁區(qū), 判斷運(yùn)動(dòng)目標(biāo)是否進(jìn)入禁區(qū), 以及停留時(shí)間過長(zhǎng)時(shí), 做出相應(yīng)警報(bào).

像素點(diǎn)組成了視頻幀, 禁區(qū)[13]也是由一些被特殊規(guī)定的像素點(diǎn)組合而成的, 判斷禁區(qū)中是否有目標(biāo)進(jìn)入, 也就是判斷禁區(qū)點(diǎn)是否與目標(biāo)中心點(diǎn)重合, 為了滿足效率和實(shí)時(shí)性的要求, 只對(duì)禁區(qū)中有代表性的幾個(gè)點(diǎn)進(jìn)行比對(duì), 假設(shè)禁區(qū)是一個(gè)矩形, 則只取它的左上角點(diǎn)和右下角點(diǎn)這兩個(gè)點(diǎn), 當(dāng)目標(biāo)進(jìn)入矩形禁區(qū)時(shí), 使目標(biāo)中心點(diǎn)(x, y)與、兩點(diǎn)滿足判斷式(9)所示.

同時(shí)為了減小誤報(bào)警率, 當(dāng)判斷出目標(biāo)進(jìn)入禁區(qū)后要對(duì)視頻幀進(jìn)行計(jì)數(shù), 如果目標(biāo)連續(xù)在禁區(qū)中的視頻幀數(shù)超過了規(guī)定的值, 則進(jìn)行報(bào)警.

本文的方法可以監(jiān)控同一場(chǎng)景中的多個(gè)禁區(qū), 只要事先設(shè)置好各個(gè)禁區(qū)的特殊位置即可, 解決了傳統(tǒng)的區(qū)域入侵異常判斷方法所存在的缺陷. 禁區(qū)入侵判斷方法的流程如圖15所示.

矩形禁區(qū)仿真時(shí)序圖如圖16所示, 此處設(shè)置預(yù)定幀數(shù)為5幀, 當(dāng)目標(biāo)中心點(diǎn)進(jìn)入禁區(qū)并超過5幀時(shí), 啟動(dòng)報(bào)警信號(hào), 否則繼續(xù)后期跟蹤.

圖15 禁區(qū)入侵判斷方法流程圖

圖16 矩形禁區(qū)仿真時(shí)序圖

6 實(shí)驗(yàn)結(jié)果分析

經(jīng)過FPGA硬件設(shè)計(jì)后, 在modelsim中仿真試驗(yàn)并分析波形, 可以正確檢測(cè)出運(yùn)動(dòng)目標(biāo), 其中每個(gè)模塊的仿真測(cè)試數(shù)據(jù)均來自于matlab處理的一個(gè)txt文件, 這個(gè)文件主要是通過verilog中的一個(gè)系統(tǒng)函數(shù)$readmemh (“image_txt”,instr)將圖像數(shù)據(jù)文件image_txt讀入到變量instr中, 然后編寫testbench文件仿真, 仿真時(shí)再將相應(yīng)的處理結(jié)果存儲(chǔ)到image_process.txt文件中[14], 最后通過matlab的imshow函數(shù)實(shí)現(xiàn)圖像數(shù)據(jù)的顯示. 圖17為各個(gè)方法的實(shí)驗(yàn)檢測(cè)結(jié)果圖.

從圖17中可以清楚的看到背景差分法和sobel邊緣檢測(cè)法具有較好的檢測(cè)結(jié)果, 能將運(yùn)動(dòng)目標(biāo)的邊緣輪廓及運(yùn)動(dòng)方向準(zhǔn)確的檢測(cè)出來.

原圖 幀間差分法 背景差分法

原圖 光流法

原圖 sobel邊緣檢測(cè)

7 結(jié)語

本文針對(duì)軟件操作處理大量圖像數(shù)據(jù)時(shí), 存在的一些處理速度慢及實(shí)時(shí)性差等問題, 設(shè)計(jì)了基于FPGA的硬件處理結(jié)構(gòu), 利用FPGA并行處理數(shù)據(jù)的優(yōu)勢(shì), 能快速準(zhǔn)確的檢測(cè)到目標(biāo)圖像, 并對(duì)其進(jìn)行分析, 為后期目標(biāo)跟蹤奠定了基礎(chǔ). 加入Sobel邊緣檢測(cè)算法, 優(yōu)于傳統(tǒng)方法, 可以根據(jù)目標(biāo)形狀和運(yùn)動(dòng)路徑擴(kuò)展可能的分類對(duì)象, 更好地用于監(jiān)控系統(tǒng)中. 每個(gè)模塊經(jīng)過Modelsim仿真驗(yàn)證, 最終可以準(zhǔn)確提取出運(yùn)動(dòng)目標(biāo), 對(duì)以后的目標(biāo)跟蹤具有實(shí)際的應(yīng)用價(jià)值.

1 杜文略,劉建梁,沈三民.基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng).電子技術(shù)應(yīng)用,2014,40(11):36–38.

2 劉奇峰,曾慶立,章裊裊.基于FPGA的視頻圖像處理系統(tǒng)設(shè)計(jì).信息系統(tǒng)工程,2010,10:1001–2362.

3 張歡,汪紅,王芳芳.基于FPGA的實(shí)時(shí)圖像處理實(shí)驗(yàn)平臺(tái)設(shè)計(jì).微型機(jī)與應(yīng)用,2014,33(11):26–28.

4 武一,程銘,劉建明.邊緣檢測(cè)與幀差法相融合的視頻分割算法.電子設(shè)計(jì)工程,2015,23(12):109–111.

5 Nayak S, Pujari SS. Moving object tracking application: FPGA and model based implementation using image processing algorithms. 2015 International Conference on Computing Communication Control and Automation (ICCUBEA). 2014. 932–936.

6 Gujrathi P, Priya RA, Malathi P. Detecting moving object using background subtraction algorithm in FPGA. 2014 Fourth, International Conference on Advance in Computing and Communication (ICACC). 2014. 117–120.

7 趙清華.基于FPGA的目標(biāo)跟蹤算法的設(shè)計(jì)與實(shí)現(xiàn)[碩士學(xué)位論文].西安:中國科學(xué)院西安光學(xué)精密機(jī)械研究所,2014.

8 陳全金.基于視頻圖像動(dòng)態(tài)目標(biāo)檢測(cè)與跟蹤算法的硬件實(shí)現(xiàn)研究[碩士學(xué)位論文].成都:電子科技大學(xué),2012.

9 Mori JY, Llanos CH. Background subtraction algorithm for moving object detection in FPGA. 2012 VIII Southern Conference on Programmable Logic (SPL). 2012. 1–6.

10 彭丹陽.基于FPGA的視頻跟蹤與編碼系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[碩士學(xué)位論文].沈陽:東北大學(xué),2013.

11 馬俊.基于FPGA的實(shí)時(shí)圖像采集與預(yù)處理系統(tǒng)研究[碩士學(xué)位論文].成都:西南交通大學(xué),2015.

12 茍超.ATM場(chǎng)所嵌入式智能視頻監(jiān)控系統(tǒng)設(shè)計(jì)[碩士學(xué)位論文].西安:西安電子科技大學(xué),2014.

13 張新新,孔英會(huì).智能視頻監(jiān)控中的異常檢測(cè)方法研究.科技論壇,2009:38–39.

14 廖傳柱.一種基于FPGA的Sobel邊緣檢測(cè)算法與仿真研究.長(zhǎng)江大學(xué)學(xué)報(bào)(自然版),2015,12(7):37–40.

FPGA Hardware Design of Dynamic Target Detection System in Video Image

LI Yan-Ting, WANG Shui-Yu

(School of Automation and Information Engineering, Xi’an University of Technology, Xi’an 710048, China)

Traditional video image data processing usually requires software, but there are some problems, such as heavy workload and long storage time. To solve this problem, this paper proposes a hardware process configuration based on FPGA, to improve the processing speed of the system and real-time. For the image processing problems, it uses the background subtraction to detect moving targets and remove the static scenes from images by Binarization, then does morphological filtering to eliminate voids and noise points, finally, extracts the target center to achieve the purpose of detecting moving targets. It joins sobel edge detection module at the same time, extends moving target detection architecture. According to the shape of the object and its path of movement, system can identify objects and categorize their test results when detects the target. In addition, for some specific environment, it sets the appropriate restricted area, when the center of the target is into the restricted area, makes the appropriate judgment. After the hardware design and Verilog HDL program is completed, doing simulation in Modelsim can get the right target detection results.

moving detection; background subtraction algorithm; Sobel edge detection; centroid extraction; hardware design; event analysis

2016-06-10;

2016-07-19

[10.15888/j.cnki.csa.005629]