呂賢亮，麻 力，任 翔，孫 明

（中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院 基礎(chǔ)產(chǎn)品研究中心，北京 100176）

研究與試制

晶體管陣列老煉時(shí)結(jié)溫測(cè)量方法研究

呂賢亮，麻 力，任 翔，孫 明

（中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院 基礎(chǔ)產(chǎn)品研究中心，北京 100176）

對(duì)PNP晶體管陣列采用矩陣熱阻法和溫度敏感參數(shù)法（TSP）兩種結(jié)溫測(cè)量的方法進(jìn)行對(duì)比分析研究，并采用紅外熱像進(jìn)行試驗(yàn)驗(yàn)證。結(jié)果表明，采用矩陣熱阻法可以綜合考慮各芯片之間的耦合作用，但由于矩陣熱阻法試驗(yàn)程序較為復(fù)雜，且需要多次換算，從而較容易引入誤差。而溫度敏感參數(shù)法操作簡(jiǎn)單，測(cè)量準(zhǔn)確，可以實(shí)現(xiàn)實(shí)時(shí)監(jiān)測(cè)陣列管工作狀態(tài)下的結(jié)溫。

晶體管陣列；老煉；結(jié)溫；溫度敏感參數(shù)；矩陣熱阻；紅外熱像

電子器件在功率老煉時(shí)通常要求在最高結(jié)溫TJmax下進(jìn)行[1-2]，其老煉的難點(diǎn)和重點(diǎn)均為結(jié)溫的測(cè)量。現(xiàn)今對(duì)于分立器件結(jié)溫測(cè)量的研究主要集中在單芯片器件，而對(duì)多芯片器件的研究則相對(duì)較為匱乏。單芯片器件的結(jié)溫測(cè)量方法對(duì)于多芯片器件又不完全適用。

國(guó)內(nèi)普遍采用熱阻換算的方式來確定器件當(dāng)前工作狀態(tài)下的結(jié)溫，這種簡(jiǎn)單的熱阻換算方式只適用于單芯片器件，而對(duì)于復(fù)雜的多芯片器件則無法適用。還有學(xué)者提出了通過校溫曲線間接獲得器件結(jié)溫的方式[3]，該方法強(qiáng)烈依靠器件校溫曲線的線性度，只能對(duì)校溫曲線線性度較好的器件進(jìn)行測(cè)試，另外該方法也只適用于單芯片器件。

對(duì)此，國(guó)外學(xué)者在這方面進(jìn)行了相應(yīng)的研究，并提出了一些解決方法。在熱阻方面主要有平均熱阻法[4]和芯片獨(dú)立熱阻法[5-6]。該兩種熱阻方法，各自都存在一些不足之處，其中平均熱阻法未考慮器件內(nèi)部各芯片的熱分配和變化問題，并且只能給出各芯片的平均溫度，不適用于結(jié)溫有較大差異的情況；而芯片獨(dú)立熱阻法對(duì)器件中無功耗的芯片不適用，且該方法未考慮芯片之間的耦合熱傳遞作用[7]。在結(jié)溫直接獲得方面，有通過三個(gè)直流功率直接獲得器件結(jié)溫的方法[8]，但是該方法要求三個(gè)功率下器件的結(jié)溫必須相同，否則，器件的β或Vbe線性度將會(huì)嚴(yán)重影響測(cè)試準(zhǔn)確性。

本文采用了矩陣熱阻法和溫度敏感參數(shù)法對(duì)晶體管陣列的結(jié)溫測(cè)量方式進(jìn)行了研究。前者綜合考慮了芯片之間的熱耦合作用；后者通過結(jié)溫和溫度敏感參數(shù)的一一對(duì)應(yīng)關(guān)系很好地回避了校溫曲線線性度和在線監(jiān)測(cè)的問題。

1 結(jié)溫測(cè)量方法理論基礎(chǔ)

由于器件的結(jié)溫?zé)o法直接測(cè)量，只能通過間接的方式來獲得器件的結(jié)溫。通常器件的結(jié)溫獲得方法有熱阻法和溫度敏感參數(shù)法兩種。

a）熱阻法

通常器件的結(jié)溫測(cè)量方法是通過器件的熱阻值來換算，根據(jù)熱阻計(jì)算公式：

式中：TX指熱阻測(cè)試的溫度參考點(diǎn)，當(dāng)TX為TA時(shí)表明溫度參考點(diǎn)為試驗(yàn)環(huán)境，當(dāng)TX為TC時(shí)表明溫度參考點(diǎn)為器件管殼，當(dāng) TX為 TL時(shí)表明溫度參考點(diǎn)為器件引線，根據(jù)不同類型的器件一般采用的溫度參考點(diǎn)為TA或TC；加電功率為PH；結(jié)溫為TJ。

通過熱阻公式可得到：

從而只需提前獲得器件的熱阻Rth（J-X）就可以通過加電功率PH和參考點(diǎn)的溫度TX獲得結(jié)溫TJ。

b）溫度敏感參數(shù)法

根據(jù)半導(dǎo)體分立器件內(nèi)的PN結(jié)肖克萊方程[10]，正向電流密度JF：

式中：VF為正向壓降；Js為反向電流密度；q為電子電荷；k為波爾茲曼常數(shù)，有：

式中：Dn、Dp為電子、空穴擴(kuò)散系數(shù)；np0、pn0為電子、空穴平衡濃度。Ln、Lp為電子、空穴擴(kuò)散長(zhǎng)度。

通過換算可得：

式中：VG0為熱力學(xué)溫度零度時(shí)，PN結(jié)材料導(dǎo)帶底和價(jià)帶頂?shù)碾妱?shì)差。

從上述公式中可以得到當(dāng) PN結(jié)材料和正向電流一定的情況下，其正向壓降VF與結(jié)溫TJ成一一對(duì)應(yīng)的關(guān)系。

因此，對(duì)于相同正向電流（此處指的是正向壓降VF的測(cè)量電流，而不是工作電流）的器件，可以通過相同的正向壓降VF來表征器件的結(jié)溫TJ。

2 實(shí)驗(yàn)及分析討論

以某PNP晶體管陣列（以下簡(jiǎn)稱陣列管，見圖1）為例，其老煉試驗(yàn)條件：t=1000 h，加電功率為VCE=13 V，IC=20 mA，通過調(diào)節(jié)環(huán)境溫度 TA使TJ=150 ℃。

圖1 PNP晶體管陣列結(jié)構(gòu)圖Fig.1 Construction of the PNP transistor array

2.1 矩陣熱阻法

對(duì)于多芯片器件，綜合考慮各芯片之間互相的熱耦合作用，可定義某一X芯片的結(jié)溫為：

式中：TXi為第i個(gè)芯片對(duì)目標(biāo)X芯片的熱影響; TREF為參考點(diǎn)的溫度，從而結(jié)合得到：

可得到：

式中：

首先測(cè)量圖1中的1號(hào)芯片對(duì)每個(gè)芯片的熱阻值。對(duì)1號(hào)芯片施加功率為VCB=13 V，IC=20 mA，然后分別測(cè)量各芯片的熱阻：R11=314.5 ℃/W，R21=23.1 ℃/W，R31=24.3 ℃/W，R41=20.8 ℃/W。

對(duì)剩余3個(gè)芯片也同樣處理，最終得到20個(gè)熱阻值。把其列成矩陣可得到：

結(jié)合器件各芯片的加電功率和式（10）可得到表1。

表1 矩陣法得到的溫差ΔTTab.1 ΔT with matrix test

從表1中可知在環(huán)境溫度42～50 ℃時(shí)，施加功率 VCB=13 V，IC=20 mA，可以使得器件的結(jié)溫TJ=150 ℃。

2.2 溫度敏感參數(shù)法

把器件安裝在老煉板上，在不加電的情況下放入高溫箱中，高溫箱的溫度穩(wěn)定在150 ℃，此時(shí)器件的結(jié)溫TJ即為高溫箱溫度150 ℃，依次測(cè)量器件四個(gè)芯片的正向壓降VBE1，測(cè)試結(jié)果見表2。然后，把高溫箱和器件的溫度降低到35 ℃，使用備用電源分別為三個(gè)芯片加電（VCB=13 V，IC=20 mA），待穩(wěn)定后采用 PHASE12熱阻測(cè)試系統(tǒng)對(duì)剩下的一個(gè)芯片加電（VCB=13 V，IC=20 mA），并測(cè)量其正向壓降VBE2。

其中正向壓降 VBE2的測(cè)量主要利用了PHASE12熱阻測(cè)試系統(tǒng)的快速測(cè)試切換功能。它可實(shí)現(xiàn)10 μs內(nèi)在工作狀態(tài)和測(cè)試狀態(tài)之間切換，并準(zhǔn)確測(cè)量芯片內(nèi)部寄生二極管的結(jié)電壓。

比較VBE2和VBE1的大小后調(diào)整高溫箱的溫度，再重復(fù)上述步驟測(cè)量VBE2，直到VBE2=VBE1。此刻高溫箱的溫度就是老煉時(shí)的環(huán)境溫度TA。

根據(jù)上述步驟試驗(yàn)，并對(duì)比表2后得到表3，當(dāng)TA=（53±2）℃時(shí)，芯片的 VBE2=VBE1，即器件的結(jié)溫TJ=150℃。

表2 150 ℃下陣列管正向壓降VBE1Tab.2 VBE1of transistor array at 150 ℃

表3 陣列管溫敏參數(shù)法得到的TA及VBE2Tab.3 TAand VBE2of transistor array by using TSP

2.3 試驗(yàn)驗(yàn)證

為確定溫敏參數(shù)法測(cè)得的結(jié)溫是否準(zhǔn)確，采用紅外熱像測(cè)試系統(tǒng)進(jìn)行試驗(yàn)驗(yàn)證。在溫度敏感參數(shù)法試驗(yàn)過程中，在器件的側(cè)面固定一熱電偶對(duì)器件的殼溫（TC）進(jìn)行監(jiān)測(cè)，待器件VBE2=VBE1時(shí)記錄器殼溫（見表4）。

對(duì)開帽后器件的各芯片加電（VCB=13 V，IC=20 mA），通過紅外熱像測(cè)試系統(tǒng)的控溫臺(tái)控制器件結(jié)溫使其平均結(jié)溫達(dá)到125 ℃（器件內(nèi)部溫度分布見圖2），此時(shí)，對(duì)監(jiān)測(cè)點(diǎn)的殼溫進(jìn)行記錄（見表4）。

從表4中可以看出紅外熱像法和溫敏參數(shù)法得到的監(jiān)測(cè)點(diǎn)殼溫基本相同（紅外熱像法由于開帽使得部分熱量通過熱輻射和熱對(duì)流散失，而使器件殼溫偏低）。

表4 陣列管殼溫對(duì)比Tab.4 Comparison of transistor array tube temperatures

圖2 陣列管紅外熱像圖Fig.2 IR thermal map of the transistor array

2.4 結(jié)果分析對(duì)比

矩陣熱阻法獲得的老煉試驗(yàn)條件綜合考慮了陣列管內(nèi)部各芯片之間的熱耦合作用，從而在理論上可以準(zhǔn)確獲得目標(biāo)芯片的結(jié)溫。

但是在實(shí)際操作過程中，由于矩陣熱阻法是通過熱阻的測(cè)量換算獲得器件的結(jié)溫，而芯片之間的耦合熱阻偏小，在測(cè)量過程中較易引入測(cè)量誤差，并在結(jié)溫?fù)Q算時(shí)會(huì)把測(cè)量誤差擴(kuò)大，使得最終得到的結(jié)溫不準(zhǔn)。另外，矩陣熱阻法由于需要對(duì)陣列管內(nèi)部各芯片進(jìn)行多次測(cè)量，從而在程序上較為復(fù)雜，將耗費(fèi)大量人力物力。

溫度敏感參數(shù)法是調(diào)節(jié)環(huán)境溫度的同時(shí)，通過結(jié)電壓 VBE測(cè)量器件正常工作狀態(tài)下的結(jié)溫，由于是一一對(duì)應(yīng)的關(guān)系，其測(cè)量誤差基本可以避免。該方法可以在老煉試驗(yàn)過程中對(duì)器件結(jié)電壓 VBE進(jìn)行實(shí)時(shí)監(jiān)測(cè)，從而可以根據(jù)需求在老煉過程中有效地調(diào)整器件的結(jié)溫。另外，紅外熱像法試驗(yàn)驗(yàn)證也證實(shí)了溫敏參數(shù)法可實(shí)時(shí)監(jiān)測(cè)結(jié)溫。

3 結(jié)論

器件結(jié)溫是否滿足要求，會(huì)嚴(yán)重影響老煉的可信度和器件壽命預(yù)計(jì)的準(zhǔn)確性。

本文重點(diǎn)針對(duì)較為復(fù)雜的晶體管陣列，通過理論和實(shí)驗(yàn)分析了矩陣熱阻法和溫度敏感參數(shù)法結(jié)溫測(cè)量方法，并通過紅外熱像法進(jìn)行了試驗(yàn)驗(yàn)證。最終得出：矩陣熱阻法通過矩陣熱阻可以綜合考慮各芯片之間的熱耦合作用，但由于需要多次測(cè)量耦合熱阻，試驗(yàn)程序較為復(fù)雜，從而較易引入測(cè)量誤差。溫度敏感參數(shù)法操作簡(jiǎn)單且準(zhǔn)確，可以實(shí)時(shí)監(jiān)測(cè)陣列管正常工作狀態(tài)下的結(jié)溫，達(dá)到對(duì)其有效控制的目的。

[1] 國(guó)防科工委. GJB 128A——1997半導(dǎo)體分立器件試驗(yàn)方法 [S]. 北京: 國(guó)防科工委軍標(biāo)出版發(fā)行部, 1997.

[2] 國(guó)防科工委. GJB 33A-1997半導(dǎo)體分立器件總規(guī)范 [S].北京: 國(guó)防科工委軍標(biāo)出版發(fā)行部, 1997.

[3] 賈穎, 曾晨暉, 梁偉, 等. 穩(wěn)態(tài)工作條件下功率晶體管結(jié)溫的測(cè)量與控制 [J]. 封裝測(cè)試技術(shù), 2006, 36(1): 35-39.

[4] BAR C. Thermal management of air-and liquid-cooled multiple modules [J]. IEEE Trans Compon hybird manuf technol, 1987, 10(2): 62-65.

[5] SULLHAN R, MONAGHAN T, AGARWAL A. Thermal moduling and analysis of multiple modules [C]// Process of the 7th Annual IEEE Muti-chip Module Conference. NY, USA: IEEE, 1992: 18-22.

[6] JOINER B, ADAMS V. Measurement and simulation of junction to board thermal resistance and its application in thermal modeling [C]//Process of Semitherm. NY, USA: IEEE, 1999: 22-26.

[7] HARVEY I R, CLEMENS J M L. The Development of libraries of thermal models of electronics components for an integrated design environment [G]//Model Generation in Electronic Design. Germany: Springer, 2012: 63-89.

[8] MARSH S P. Direct extraction technique to derive the junction temperature of HBT’s under high self-heating bias conditions [J]. IEEE Trans Electron Devices, 2000, 47(2): 288-291.

[9] SHOCKLEY W. The theory of p-n junctions in semiconductors and p-n junction transistors [J]. Bell Syst Tech, 1949, 28: 435.

（編輯：陳渝生）

Junction temperature measurement method study for transistor array under burn-in

LYU Xianliang, MA Li, REN Xiang, SUN Ming
(Research Center of Foundational Product, China Electronics Standardization Institute, Beijing 100176, China)

According to PNP transistor array, two kinds of junction temperature measurement methods of matrix thermal resistance method and temperature sensitive parameter method (TSP) were analyzed and compared. The results show that the use of matrix thermal resistance method can consider the coupling effect of each chip. However, due to the complexity of the matrix thermal resistance test program, and the need of multiple conversions, it is easier to introduce errors. The temperature sensitive parameter method is simple and accurate, and can realize the junction temperature of the array tube in real time.

transistor array; burn-in; junction temperature; temperature sensitive parameter; matrix thermal resistance; IR thermal map

10.14106/j.cnki.1001-2028.2017.09.006

TN307

A

1001-2028（2017）09-0026-04

2017-06-23

呂賢亮

呂賢亮（1985－），男，浙江義烏人，工程師，主要從事電子元器件的可靠性檢測(cè)、熱性能及失效分析研究，E-mail: xianliang_001@163.com 。

時(shí)間：2017-08-28 11:08

http://kns.cnki.net/kcms/detail/51.1241.TN.20170828.1108.006.html