劉桂華+龍惠民+徐鋒

摘要：本文將 FPGA技術(shù)引入教學(xué)，基于內(nèi)插方式的Gardner定時恢復(fù)算法的數(shù)字接收機關(guān)鍵技術(shù)理論分析基礎(chǔ)上，實現(xiàn)了該算法的數(shù)字通信系統(tǒng)的位同步設(shè)計的FPGA（Field Programmable Gata Array）綜合設(shè)計，并在FPGA 實驗平臺實現(xiàn)硬件驗證。實踐表明，該項目達到電子綜合設(shè)計的教學(xué)要求，能有效提高學(xué)生的系統(tǒng)綜合、系統(tǒng)分析的實踐能力的培養(yǎng)。

關(guān)鍵詞：電子綜合設(shè)計；Gardner位定時同步；FPGA

中圖分類號：TN874 文獻標(biāo)識碼：A 文章編號：1007-9416（2017）07-0167-02

電子綜合設(shè)計一般采用軟件仿真的方法使同學(xué)加深對概念和原理的理解。但是本次設(shè)計將FPGA技術(shù)引入教學(xué)，改善了以前較為復(fù)雜數(shù)字通信實驗僅僅仿真驗證，真正能將學(xué)生對電路原理的理解得以快速在FPGA平臺上進行實現(xiàn)，既達到了理論與實踐相結(jié)合，又達到快速驗證設(shè)計方案的目的。筆者結(jié)合數(shù)字通信的基本原理[1-2]，設(shè)計了基于Gardner位定時同步算法及其FPGA實現(xiàn)的綜合設(shè)計項目。

1 系統(tǒng)設(shè)計方案

在軟件無線電接收機中，要正確的恢復(fù)發(fā)送端的信號，需要對碼元的中間時刻進行周期性的采樣判決，必須知道每個碼元的起止時刻，才能采樣恢復(fù)出發(fā)送端的信號[3]。由于接收到的信號傳輸過程中受到噪聲、多徑效應(yīng)等影響，與本地時鐘信號不同步，這就需要位同步算法，恢復(fù)出與接收碼元同頻同相的時鐘信號。位同步性能的好壞直接影響整個通信系統(tǒng)的性能。

本次設(shè)計是基于內(nèi)插方式的Gardner定時恢復(fù)算法。Gardner定時恢復(fù)算法就是利用內(nèi)插濾波器恢復(fù)出信號的最大值再進行重采樣。一種典型的Gardner定時恢復(fù)算法結(jié)構(gòu)框圖如圖1所示。定時恢復(fù)算法主要由定時誤差檢測器、環(huán)路濾波器、數(shù)控振蕩器和插值濾波器組成。模擬輸入信號x（t）在滿足奈奎斯特基本采樣定律條件下，經(jīng)過本地固定時鐘周期采樣后變?yōu)殡x散信號x（mTs），經(jīng)過插值濾波器插值后，由定時誤差檢測器檢測輸入信號與本地時鐘的相位誤差τ（n），再由環(huán)路濾波器濾除噪聲及高頻成分e（n），由數(shù)控振蕩器得出整數(shù)采樣時刻mk和插值位置uk，從而定時輸出y（kTi）。

1.1 定時誤差檢測器

定時誤差檢測利用非數(shù)據(jù)輔助的Gardner誤差檢測算法，信號插值后，每個符號內(nèi)需要獲取最佳采樣點以及中間時刻的內(nèi)插值。定時誤差求解公式：

其中，τ（n）為定時誤差；y（n）為第n個符號的信號采樣值；Ti是輸出信號周期，則當(dāng)取Ti=T/2可滿足符號周期內(nèi)的兩個采樣值的要求。

1.2 NCO模塊設(shè)計

數(shù)控振蕩器NCO只是用于計算插值點的有效位置，可以根據(jù)輸入信號來實時產(chǎn)生輸出信號脈沖和差值點。NCO是對以采樣時鐘Ts的輸入信號進行抽樣，所以NCO的工作時鐘也為Ts，重采樣周期也與輸入信號的符號率一致為Ti。

1.3 插值濾波器設(shè)計

插值濾波器主要作用就是產(chǎn)生與本地時鐘相位相同的信號，通過輸入信號x（mTs）與采樣點mk與分數(shù)插值點uk來實時生成。本論文采用立方插值濾波器，它是一種多項式的插值濾波器，它的4點樣值的拉格朗日函數(shù)表達式為

這里，這里N=4，那么N1=N/2=2，N2=N/2-1=-1。

2 位同步FPGA實現(xiàn)

FPGA實現(xiàn)的Gardner定時恢復(fù)位同步算法，不同的輸入符號除系統(tǒng)的工作時鐘要發(fā)生相應(yīng)的變化外，主要考慮的是不同采樣率下對環(huán)路濾波器參數(shù)的設(shè)計。根據(jù)Simulink仿真可以得出不同速率段的浮點數(shù)環(huán)路濾波器參數(shù)，再通過按倍數(shù)擴大的方式轉(zhuǎn)換為定點數(shù)進行FPGA實現(xiàn)。FPGA處理芯片選用的是Xilinx公司的高速數(shù)字信號處理芯片VIRTEX-4系列中的XC4VSX55處理芯片，能夠滿足系統(tǒng)160MHz最大工作時鐘和對存儲器資源，乘法器資源的要求。輸入數(shù)據(jù)位寬為12位，對環(huán)路濾波器參數(shù)進行18位的量化處理，系統(tǒng)的最大處理位寬為30位。插值濾波器采用的是farrow結(jié)構(gòu)，通過插值，將輸入數(shù)據(jù)移動到與本地時鐘相對應(yīng)的位置。為保持輸入數(shù)據(jù)大小不變，在輸出端進行了12位的截取操作。

經(jīng)過上述模塊的聯(lián)調(diào)，再通過FPGA仿真得出如圖2所示的波形。其中，輸入數(shù)據(jù)為一個符號率為5Mb/s，采樣率為40MHz的“00001111”重復(fù)二進制碼生成的BPSK信號。經(jīng)過Gardner定時恢復(fù)后，均能在信號的極值點處實現(xiàn)采樣，恢復(fù)出原始的二進制信息。

3 結(jié)語

本文設(shè)計了以FPGA為設(shè)計平臺的Gardner位定時同步算法的電子綜合設(shè)計項目，能有效提高學(xué)生的系統(tǒng)綜合、系統(tǒng)分析的實踐能力的培養(yǎng)。

參考文獻

[1]張立軍，張宗橙，鄭寶玉，等譯.ProakisJG.數(shù)字通信[M].北京：電子工業(yè)出版社，2001：241-268.

[2]楊小牛，樓才義，徐建良.軟件無線電原理與應(yīng)用[M].北京：電子工業(yè)出版社，2001：197-201.

[3]楊杰，崔誦祺，劉策倫.高數(shù)數(shù)字接收機中位同步和濾波聯(lián)合實現(xiàn)方法[J].北京理工大學(xué)學(xué)報，2010，30（12）：1465-1469.endprint