金大超，冷建偉

（天津理工大學(xué) 自動(dòng)化學(xué)院，天津 300384）

基于FPGA邊緣檢測(cè)算法的設(shè)計(jì)

金大超，冷建偉

（天津理工大學(xué) 自動(dòng)化學(xué)院，天津 300384）

在現(xiàn)場(chǎng)可編程門(mén)陣快速發(fā)展的背景下，列針對(duì)目前的數(shù)字圖像處理的數(shù)據(jù)處理量大和處理速度慢等問(wèn)題，提出了一種基于FPGA的實(shí)時(shí)圖像邊緣檢測(cè)算法的實(shí)現(xiàn)方案，對(duì)sobel邊緣檢測(cè)在modelsim和FPGA硬件平臺(tái)上進(jìn)行了綜合的仿真與驗(yàn)證，獲得了相對(duì)較好的邊緣檢測(cè)效果，能夠?yàn)橐院髮?shí)時(shí)監(jiān)控系統(tǒng)中的減少數(shù)據(jù)處理量和提高處理速度提供保障。

sobel；實(shí)時(shí)圖像；邊緣檢測(cè)；FPGA

邊緣檢測(cè)是圖像處理、計(jì)算機(jī)視覺(jué)中的重要內(nèi)容和基礎(chǔ)，在衛(wèi)星和軍事領(lǐng)域中的圖像監(jiān)控、識(shí)別跟蹤的重要前提環(huán)節(jié)，是圖像識(shí)別和跟蹤的重要依據(jù)，在一些重要的領(lǐng)域，傳統(tǒng)的軟件實(shí)現(xiàn)方法速度較慢，丟幀現(xiàn)象普遍，很難滿(mǎn)足速度、精度的要求[1-2]。現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）由于其開(kāi)發(fā)周期短、并行運(yùn)算的處理能力，在圖像處理領(lǐng)域得到了快速發(fā)展[3]，通過(guò)FPGA的硬件邏輯電路對(duì)實(shí)時(shí)圖像的預(yù)處理可以以及圖像處理中的并行優(yōu)勢(shì)提高圖像處理的速度，滿(mǎn)足系對(duì)圖像和數(shù)據(jù)處理的實(shí)時(shí)要求。

1 sobel邊緣檢測(cè)算法

邊緣檢測(cè)實(shí)現(xiàn)的基本原理就是檢測(cè)圖像的特征發(fā)生變化的位置所在，通常圖像的邊緣類(lèi)型有很多種，常見(jiàn)的可以概括為以下的三種基本類(lèi)型：第一種就是圖像的階梯型的邊緣，圖像的灰度值從低跳躍到高；第二種是圖像的屋頂型的邊緣，其圖像的灰度值從低逐漸變化到高，后在漸漸的減小；第三種是圖像的線性的邊緣，其圖像具有脈沖跳躍的灰度變化。這三種邊緣信息都有一個(gè)邊緣灰度值變化的共同特點(diǎn)。索貝爾算子（sobel operator）主要被我們用于邊緣檢測(cè)算法實(shí)現(xiàn)上，它屬于一種離散性的差分算子，通過(guò)sobel算子，可以計(jì)算出圖像亮度函數(shù)的灰度近似值，然后通過(guò)灰度值的變化來(lái)檢測(cè)到圖像的邊緣位置。由于對(duì)噪聲的平滑處理作用，能夠?yàn)閳D像處理提供相對(duì)比較準(zhǔn)確的邊緣信息[4]。在對(duì)圖像進(jìn)行邊緣檢測(cè)是過(guò)程中，通過(guò)對(duì)圖像上的每一個(gè)像素點(diǎn)逐一的進(jìn)行sobel算子，都會(huì)生成相對(duì)應(yīng)的灰度矢量和法矢量。Sobel邊緣檢測(cè)算子在運(yùn)算上通常要使用兩個(gè)算子，包括水平算子和垂直算子在內(nèi)的兩個(gè)方向上的算子，如圖1所示。

這兩個(gè)方向算子由兩組3X3的矩陣組成，包括橫向和縱向，然后將兩個(gè)方向算子分別同平面像素做卷積，進(jìn)而可以得到我們所需要的橫向和縱向的亮度差分近似值。

圖1 索貝爾算子

2 圖像處理中FPGA的優(yōu)勢(shì)

圖像處理中的數(shù)據(jù)具有數(shù)據(jù)量大、要求速度高的一些基本特點(diǎn)，日常生活中的常規(guī)軟件系統(tǒng)在速度和數(shù)據(jù)量方面越發(fā)顯得吃力，而FPGA（Field Programmable Gate Array）即現(xiàn)場(chǎng)可編程門(mén)陣列，具有硬件并行處理能力和可執(zhí)行流水任務(wù)方面的優(yōu)勢(shì)，對(duì)速度的要求完全能夠滿(mǎn)足，能夠達(dá)到幾百兆赫茲的時(shí)鐘速度，適用于圖像處理領(lǐng)域，能夠精確快速的完成圖像處理任務(wù)[5-8]。

流水任務(wù)中每一個(gè)大的任務(wù)都會(huì)按照時(shí)序會(huì)被分割成幾個(gè)復(fù)雜程度相對(duì)的子任務(wù)，每一個(gè)子任務(wù)在流水線上的不同位置會(huì)被同時(shí)進(jìn)行執(zhí)行，這樣系統(tǒng)的整個(gè)任務(wù)的處理速度就會(huì)獲得很大的提升，從而減少數(shù)據(jù)操作等待的時(shí)間，所以可以在很大程度上提高系統(tǒng)資源的使用率[9-12]。

3 sobel邊緣檢測(cè)的VHDL的實(shí)現(xiàn)

3.1 sobel邊緣檢測(cè)的設(shè)計(jì)流程

Sobel邊緣檢測(cè)算子使用垂直算子和水平算子[7]，原理是分別用這兩個(gè)方向算子對(duì)圖像進(jìn)行卷積運(yùn)算，得到兩個(gè)矩陣，再求這兩個(gè)矩陣對(duì)應(yīng)位置的兩個(gè)數(shù)的均方跟，得到的矩陣就是灰度圖像矩陣中各個(gè)像素點(diǎn)的梯度值[13-15]，然后根據(jù)我們輸入的門(mén)限值進(jìn)行對(duì)比，當(dāng)?shù)玫降奶荻戎荡笥谳斎氲拈T(mén)限值時(shí)，則規(guī)定該點(diǎn)的灰度值為255，反之則為0，sobel邊緣檢測(cè)框圖如圖2所示。

圖2 sobel算子邊緣檢測(cè)框圖

3.2 sobel邊緣檢測(cè)中3X3矩陣的產(chǎn)生

像素陣列的HDL實(shí)現(xiàn)：由于水平算子和垂直算子，我們實(shí)現(xiàn)卷積首先要實(shí)現(xiàn)3X3的像素陣列，通常應(yīng)用3種方法實(shí)現(xiàn)：RAM存儲(chǔ)、FIFO存儲(chǔ)、Shift_RAM存儲(chǔ)。這里我們應(yīng)用3個(gè)Shift_RAM的移位存儲(chǔ)來(lái)實(shí)現(xiàn)3X3像素陣列。調(diào)用Shift_RAM的宏定義模塊，其原理圖如圖3所示。

圖3 Shift_RAM的原理圖

這里我們定義8Bit，640個(gè)數(shù)據(jù)每行，同時(shí)寄存兩行，選擇時(shí)鐘使能端口clken，通過(guò)以下方法實(shí)現(xiàn)8Bit寬度的3X3像素陣列功能：首先，應(yīng)該將輸入信號(hào)通過(guò)像素使能時(shí)鐘打一拍，以便同步，這樣才能保證數(shù)據(jù)與Shift_RAM輸出的數(shù)據(jù)保持同步。接著，例化并輸入所需的三行數(shù)據(jù)，在經(jīng)過(guò)Shift_RAM移位存儲(chǔ)后，這樣就得到了row0_data、row1_data、row2_data的數(shù)據(jù)用于實(shí)現(xiàn)矩陣。

由于從Shift_RAM存儲(chǔ)的過(guò)程中消耗了一個(gè)時(shí)鐘周期，所以應(yīng)該將3X3讀取使能時(shí)鐘進(jìn)行一個(gè)clock時(shí)鐘的偏移，此時(shí)根據(jù)read_frame_href與read_frame_clken信號(hào)，直接讀取3X3像素陣列。得到的3X3像素陣列的modelsim仿真如圖4所示。

圖4 3X3像素陣列

由于Shift_RAM存儲(chǔ)過(guò)程與3X3陣列的生成個(gè)消耗一個(gè)時(shí)鐘，我們需要將行場(chǎng)信號(hào)、像素使能讀取信號(hào)移動(dòng)2個(gè)clock時(shí)鐘，這樣就使行場(chǎng)、使能與數(shù)據(jù)時(shí)鐘保持一致，仿真如圖5所示。

3.3 sobel算法的HDL實(shí)現(xiàn)

為了實(shí)現(xiàn)FPGA的加速運(yùn)算功能，發(fā)揮其并行流水運(yùn)算的優(yōu)勢(shì)，將sobel邊緣檢測(cè)算法實(shí)現(xiàn)具體可以分為如下幾個(gè)步驟：1）計(jì)算Gx與Gy與模板每行的乘積。2）求得3X3模板運(yùn)算后的Gx與Gy，然后求得Gx2+Gy2的平方根（通過(guò)調(diào)用Altera下的LPM中的平方根IP核實(shí)現(xiàn)）。3）根據(jù)與外部輸入的閾值大小比較，實(shí)現(xiàn)邊緣檢測(cè)。最后邊緣檢測(cè)的modelsim仿真圖如圖6所示。

圖5 行場(chǎng)、使能與數(shù)據(jù)時(shí)序的一致

圖6 邊緣檢測(cè)的modelsim仿真

3.4 邊緣檢測(cè)算法的部分代碼展示

4 板級(jí)測(cè)試

完成了邊緣檢測(cè)模塊的HDL實(shí)現(xiàn)之后，將算法下載到FPGA中，在Altera cyclone IV板級(jí)平臺(tái)上測(cè)試，得到實(shí)驗(yàn)數(shù)據(jù)經(jīng)過(guò)邏輯分析儀，經(jīng)過(guò)Matlab的轉(zhuǎn)換，得到的實(shí)驗(yàn)結(jié)果如圖7，從modelsim仿真結(jié)果和板級(jí)實(shí)驗(yàn)得到的圖像分析，驗(yàn)證了使用FPGA能夠比較順利的完成圖像處理中的邊緣檢測(cè)任務(wù)。

圖7 邊緣檢測(cè)實(shí)驗(yàn)效果圖

5 結(jié) 論

針對(duì)目前在數(shù)字圖像處理領(lǐng)域的速度不足等諸多問(wèn)題，提出一種使用硬件邏輯電路（FPGA）芯片實(shí)現(xiàn)Sobel邊緣檢測(cè)具有重要的使用價(jià)值。由于現(xiàn)場(chǎng)可編程門(mén)陣列在數(shù)據(jù)并行結(jié)構(gòu)和流水線結(jié)構(gòu)中具有其自身的優(yōu)勢(shì)，通過(guò)FPGA的特點(diǎn)，我們將算法的并行性進(jìn)行了實(shí)現(xiàn)，可以大幅提高Sobel邊緣檢測(cè)速度。通過(guò)在FPGA的平臺(tái)上的驗(yàn)證，F(xiàn)PGA的流水線和并行結(jié)構(gòu)，可以使圖像處理中的大數(shù)據(jù)重復(fù)性操作，速度要求高等方面提高效率，可以達(dá)到實(shí)時(shí)要求，而且占用片上資源較少，在FPGA平臺(tái)上較好的實(shí)現(xiàn)了邊緣檢測(cè)算法。

[1]楊新華，寇為剛.基于FPGA的Sobel算子圖像邊緣檢測(cè)算法 [J].儀表技術(shù)與傳感器，2013，31（1）：24-30.

[2]黃智偉.王彥.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐[M].北京：電子工業(yè)出版社，2005.

[3]Cotte R I，Justes D R，Nanita S C，et al.Analysis of gaseous toxic industrial compounds and chemical warfare agent stimulants by atmospheric pressure ionization mass spectrometry [J]. Analyst，2006，131（4）：579-589.

[4]TSAI M Y，YOST M G，WU C F.Line profile reconstruction：validation and comparison of reconstruction methods [J]. Atmos Environ，2001，35：4791-4799.

[5]杜文萍，王靜宇，蔣立軍，等.帶通采樣在高分辨率圖像聲吶中的應(yīng)用 [J].計(jì)算機(jī)工程與應(yīng)用，2008（12）：228-231.

[6]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2003.

[7]端瑞玲，李慶祥，李玉和.圖像邊緣檢測(cè)方法研究綜述[J].光學(xué)技術(shù)，2005，31（3）：415-419.

[8]艾揚(yáng)利，楊兵.基于FPGA的sobel算子并行計(jì)算研究[J].現(xiàn)代電子技術(shù)，2005，28（9）：50-51.

[9]李明，趙勛杰，毛偉民.Sobel邊緣檢測(cè)的FPGA實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009（16）：23-30.

[10]官鑫，王黎，高曉蓉，王澤勇.圖像邊緣檢測(cè)Sobel算法的FPGA仿真與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009（8）：28-40.

[11]陳輝.圖像邊緣檢測(cè)技術(shù)的研究[D].哈爾濱：哈爾濱工程大學(xué)，2012.

[12]陳珂.基于典型邊緣檢測(cè)算法的數(shù)字圖像處理系統(tǒng)的模塊電路設(shè)計(jì)與FPGA實(shí)現(xiàn)[D].北京：北京交通大學(xué)，2012.

[13]鄧蕊.植物根系圖像的邊緣檢測(cè)方法的研究與實(shí)現(xiàn)[D].重慶：重慶大學(xué)，2015.

[14]張皓.基于FPGA的圖像處理加速器研究[D].武漢：武漢工程大學(xué)，2015.

[15]陳士豪.基于圖像處理技術(shù)分析的織物疵點(diǎn)檢測(cè)系統(tǒng)設(shè)計(jì)[D].西安：西安工程大學(xué)，2015.

Design of edge detection algorithm based on FPGA

JIN Da-chao，LENG Jian-wei
（Tianjin University of Technology Institute of Automation，Tianjin 300384，China）

In the field can be programmed gate array of rapid development under the background，in view of the current digital image processing of data processing Liang Dahe processing speed is slow problem，and put forward a realization scheme based on FPGA real time image edge detection algorithm，the Sobel edge detection in Modelsim and FPGA hardware platform of the integrated simulation and verification，relatively good edge detection effect，for real-time monitoring system to reduce the amount of data processing and improve the processing speed to provide protection.

sobel；real time image；edge detection；FPGA

TN492

：A

：1674－6236（2017）13-0159-04

2016-06-27稿件編號(hào)：201606208

金大超（1990—），男，河北唐山人，碩士。研究方向：基于FPGA的圖像采集與處理。