王 麗，楊士義

(中國空空導(dǎo)彈研究院，河南 洛陽 471009)

?

雙通道模數(shù)轉(zhuǎn)換器AD9268的變壓器耦合設(shè)計(jì)

王 麗，楊士義

(中國空空導(dǎo)彈研究院，河南 洛陽 471009)

ADC前端是確定模數(shù)轉(zhuǎn)換器接收和采樣的信號(hào)質(zhì)量的關(guān)鍵部分，基于對(duì)雙通道模數(shù)轉(zhuǎn)換器AD9268前端調(diào)理電路的設(shè)計(jì)、參考時(shí)鐘的考慮，利用變壓器進(jìn)行匹配耦合設(shè)計(jì)，得到一個(gè)高性能的模擬前端ADC。

變壓器；阻抗；差分模式；耦合

0 引言

在高速中頻信號(hào)預(yù)處理電路系統(tǒng)設(shè)計(jì)中，根據(jù)需求不斷追求高速模數(shù)轉(zhuǎn)換器ADC的各個(gè)電路環(huán)節(jié)的優(yōu)化設(shè)計(jì)來取得較高的指標(biāo)；而任何一個(gè)環(huán)節(jié)的設(shè)計(jì)都應(yīng)有一個(gè)恰當(dāng)?shù)哪繕?biāo)，ADC前端耦合設(shè)計(jì)也不例外。概括來說，ADC的前端要實(shí)現(xiàn)以下幾大目標(biāo)：帶寬、VSWR電壓駐波比、通帶平坦度、SNR信噪比、SFDR無雜散動(dòng)態(tài)范圍和輸入驅(qū)動(dòng)電平[1]。AD9268是一款雙通道ADC，內(nèi)核采用多級(jí)、差分流水線架構(gòu)，并集成了輸出糾錯(cuò)邏輯；每個(gè)ADC均具有寬帶寬、差分采樣保持模擬輸入放大器；適用于高性能、低成本、小尺寸且具有多功能性的信號(hào)處理系統(tǒng)。

1 設(shè)計(jì)要求及器件指標(biāo)

硬件系統(tǒng)設(shè)計(jì)從器件選型開始，選擇正確的器件可以大大減少重復(fù)次數(shù)，并快速實(shí)現(xiàn)所需性能。AD9268是一款雙通道、16位、80/105/125 MS/s模數(shù)轉(zhuǎn)換器(ADC)，主要性能指標(biāo)如表1所示[2]，有三種型號(hào)供選擇，因此可以根據(jù)設(shè)計(jì)要求的采樣率靈活選用。本設(shè)計(jì)中需要6路中心頻率為75 MHz的中頻輸入，采樣率為100 MHz，帶寬為20 MHz，要求無雜散動(dòng)態(tài)范圍大于80 dBc，50 Ω輸入阻抗匹配。故選用三片105 MS/s的AD9268，并且采用差分輸入配置，確保高采樣率條件下的高性能，同時(shí)能帶來非常高的可用輸入帶寬，這一點(diǎn)對(duì)于某些中頻采樣或欠采樣應(yīng)用尤為重要，同時(shí)也有效抑制共模干擾。

表1 AD9268主要性能指標(biāo)

2 差分輸入考慮

AD9268架構(gòu)由一個(gè)雙前端采樣保持電路和其后的流水線型開關(guān)電容ADC組成，這就意味著輸入阻抗是時(shí)變的，而且會(huì)隨著模擬輸入信號(hào)的頻率發(fā)生變化，要匹配這樣的輸入阻抗是一個(gè)十分具有挑戰(zhàn)性的設(shè)計(jì)問題。

根據(jù)拓?fù)浣Y(jié)構(gòu)形式的不同[3]，ADC的前端設(shè)計(jì)主要有兩類：一類是放大器形式的拓?fù)浣Y(jié)構(gòu)；另一類是變壓器方式的拓?fù)浣Y(jié)構(gòu)。當(dāng)信號(hào)的頻率很高而且ADC的輸入端不允許很大的附加噪聲時(shí)，變壓器在保持SNR和SFDR等方面表現(xiàn)出相當(dāng)大的優(yōu)勢(shì)。

變壓器作為一種無源器件，可以實(shí)現(xiàn)阻抗匹配、隔直及單端和差分信號(hào)之間的轉(zhuǎn)換等功能，因此，具有很好互阻性能的變壓器是一種非常不錯(cuò)的選擇。設(shè)計(jì)中用變壓器耦合的方式代替?zhèn)鹘y(tǒng)的電感、電容諧振網(wǎng)絡(luò)來實(shí)現(xiàn)輸入、輸出端的阻抗匹配和單端信號(hào)差分信號(hào)之間的轉(zhuǎn)換。在輸入匹配中，變壓器將驅(qū)動(dòng)級(jí)的輸入阻抗匹配到50 Ω源阻抗，同時(shí)還可以實(shí)現(xiàn)單端輸入到差分輸出的轉(zhuǎn)換。采用變壓器耦合可以降低版圖設(shè)計(jì)難度，實(shí)現(xiàn)了低成本、高效率設(shè)計(jì)。

如圖1所示，在設(shè)計(jì)中，AD9268的輸入配置采用差分變壓器耦合，充分平衡系統(tǒng)的總負(fù)載；為實(shí)現(xiàn)模擬輸入偏置，將VCM電壓連接到變壓器次級(jí)繞組的中心抽頭處。為了保證共模電平的低噪聲，阻抗匹配電路在變壓器的次級(jí)端進(jìn)行信號(hào)的阻抗匹配及濾波，有效地提高增益平坦度和優(yōu)良的采樣動(dòng)態(tài)范圍。

圖1 差分變壓器耦合配置

其次，每個(gè)輸入端都串聯(lián)一個(gè)小電阻，可以降低驅(qū)動(dòng)源輸出級(jí)所需的峰值瞬態(tài)電流。在兩個(gè)輸入端之間可配置一個(gè)并聯(lián)電容，以提供動(dòng)態(tài)充電電流。為得到最佳動(dòng)態(tài)性能，必須保證驅(qū)動(dòng)VIN+的源阻抗與驅(qū)動(dòng)VIN+的源阻抗相匹配，并且使兩輸入保持差分平衡。設(shè)計(jì)中對(duì)器件進(jìn)行設(shè)置，使得VCM=0.5×AVDD；芯片通過VCM引腳提供板上共?；鶞?zhǔn)電壓。通過VCM引腳提供模擬輸入共模電壓時(shí)，用一個(gè)0.1 μF電容對(duì)VCM引腳去耦到地。

本設(shè)計(jì)中采用阻抗比為1∶1，且具備獨(dú)立金屬殼地的RF變壓器，從而在空間上有效地阻止了通道間的信號(hào)耦合。此外，選擇變壓器和R與L的元件值以匹配負(fù)載[4-5]，在ADC與變壓器次級(jí)之間建立一個(gè)能實(shí)現(xiàn)所需整體性能的抗混疊濾波器，表2列出了設(shè)置RC網(wǎng)絡(luò)的參考值，在設(shè)計(jì)電路時(shí)可以參考。

表2 RC網(wǎng)絡(luò)參考值

3 差分時(shí)鐘考慮

為了充分發(fā)揮AD9268芯片的性能，利用差分信號(hào)作為采樣時(shí)鐘輸入端(CLK+和CLK_)的時(shí)鐘信號(hào)。如圖2所示，設(shè)計(jì)中使用一個(gè)變壓器將單端時(shí)鐘信號(hào)轉(zhuǎn)為差分信號(hào)，通過LVPECL電平的時(shí)鐘分配器，分成多路LVPECL電平的差分時(shí)鐘信號(hào)供給多片ADC芯片，這樣可有效降低時(shí)鐘電路產(chǎn)生環(huán)節(jié)，抑制共模干擾，降低時(shí)鐘抖動(dòng)，LVPECL電平為發(fā)射極耦合邏輯電路(差分結(jié)構(gòu))輸出，具備速度快、驅(qū)動(dòng)能力強(qiáng)、噪聲小等優(yōu)點(diǎn)，很容易滿足幾百兆赫茲的應(yīng)用需要。

圖2 時(shí)鐘電路

4 測(cè)試結(jié)果及分析

通過FPGA Chipscope觀測(cè)ADC采樣后的輸出數(shù)據(jù)并導(dǎo)出，可以使用軟件工具M(jìn)ATLAB或者VisualAnalog對(duì)數(shù)據(jù)進(jìn)行分析。結(jié)合總體項(xiàng)目，在MATLAB中對(duì)圖3所示信號(hào)頻譜圖做信號(hào)頻譜分析，測(cè)得信噪比為72 dBFS，無雜散動(dòng)態(tài)范圍滿足大于80 dBc的要求。

圖3 信號(hào)頻譜圖

ADC模塊單元的大動(dòng)態(tài)范圍、高信噪比等性能將直接影響到后續(xù)的信號(hào)處理和檢測(cè)，而前端設(shè)計(jì)更是確定模數(shù)轉(zhuǎn)換器接收和采樣的信號(hào)質(zhì)量的關(guān)鍵部分，對(duì)該環(huán)節(jié)的設(shè)計(jì)必須予以重視。

[1] 袁光德,李文林.電子技術(shù)及應(yīng)用基礎(chǔ)[M].北京:北京國防工業(yè)出版社,2007.

[2] Analog Devices.80MSPS/105MSPS/125MSPS,16-bit,1.8V,switched-capacitor AD9268 data sheet[EB/OL].(2009-09-xx)[2017-01-15]http://www.analog.com.

[3] NEWMAN E, REEDER R. AN-827, a resonant approach to interfacing amplifiers to switched-capacitorADCs[EB/OL].(2006-01-xx) [2017-01-15]http://www.analog.com/media/cn/technical-documentation/technical-articles/AN-827_cn.pdf.

[4] REEDER R.AN-935,Designing an ADC transformer-coupled front end[EB/OL].(2007-09-xx)[2017-01-15]http://www.analog.com/media/cn/technical-documentation/technical-articles/ AN-935 cn.pdf.

[5] 謝宏,李亞男,夏斌,等.基于ADSl299的可穿戴式腦電信號(hào)采集系統(tǒng)前端設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2014,40(3): 86-89.

Transformer coupling design of dual-channel analog-to-digital converter AD9268

Wang Li, Yang Shiyi

(China Airborne Missile Academy, Luoyang 71009, China)

ADC is the key part in signal receiving and sampling circuit of analog-to-digital converter. This article introduces how to produce a high performance ADC circuit using AD9268 with properly designed pretreatment, reference clock and transformer-mach-coupling circuit.

transformer; impedance; ddifferential mode; coupling

V19; TN79+2

A

10.19358/j.issn.1674- 7720.2017.14.009

王麗，楊士義.雙通道模數(shù)轉(zhuǎn)換器AD9268的變壓器耦合設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2017,36(14)：26-27.

2017-01-17)

王麗(1983-)，女，碩士研究生，主要研究方向：雷達(dá)導(dǎo)引頭信號(hào)處理研究。