杜 勇，李光燦，廖海黔

(貴州航天計(jì)量測(cè)試技術(shù)研究所 5室，貴州 貴陽(yáng) 550009)

?

一種捷變頻寬帶微波頻率合成器的設(shè)計(jì)

杜 勇，李光燦，廖海黔

(貴州航天計(jì)量測(cè)試技術(shù)研究所 5室，貴州 貴陽(yáng) 550009)

針對(duì)當(dāng)前多數(shù)寬帶捷變頻頻率綜合器電路結(jié)構(gòu)復(fù)雜、成本高等缺點(diǎn)，文中通過(guò)將高參考時(shí)鐘的DDS倍頻后與寬環(huán)路帶寬、高鑒相頻率的鎖相環(huán)電路上變頻，再通過(guò)濾波器組件輸出的頻率合成方式，實(shí)現(xiàn)了頻率范圍覆蓋8～12 GHz的寬帶捷變頻頻率綜合器。采用該方案實(shí)現(xiàn)的寬帶微波頻率合成器，具有電路結(jié)構(gòu)簡(jiǎn)潔、頻率切換時(shí)間短、頻率分辨率高、高雜波抑制度及小型化等優(yōu)點(diǎn)。通過(guò)測(cè)試數(shù)據(jù)表明，該頻率源頻率達(dá)到切換時(shí)間<5 μs，相位噪聲優(yōu)于-100dBc/Hz@10kHz，雜波抑制優(yōu)于-63 dBc的優(yōu)良指標(biāo)。

捷變頻；寬帶；頻率合成器

微波頻率合成器正朝著捷變頻、小型化、多功能的趨勢(shì)發(fā)展。頻率快捷變是微波頻率合成器的一項(xiàng)核心技術(shù)指標(biāo)[1-3]，同時(shí)也是設(shè)計(jì)難點(diǎn)。寬帶捷變頻頻率合成器通常采用直接頻率合成技術(shù)[4](DS)、直接數(shù)字頻率合成[5-9](DDS)或者兩者相結(jié)合的方式實(shí)現(xiàn)[10-11]。然而，采用些頻率合成方式實(shí)現(xiàn)的寬帶捷變頻頻率合成器結(jié)構(gòu)復(fù)雜，難以實(shí)現(xiàn)低成本及小型化。

本文采用將高參考時(shí)鐘DDS與高鑒相頻率、寬環(huán)路帶寬鎖相環(huán)電路相結(jié)合的方式。實(shí)現(xiàn)了頻率范圍覆蓋8～12 GHz的寬帶捷變頻頻率合成器。該方案充分發(fā)揮了DDS輸出頻率切換時(shí)間快和鎖相環(huán)電路結(jié)構(gòu)簡(jiǎn)單的優(yōu)勢(shì)[12-13]，較好的實(shí)現(xiàn)了頻率合成器的輸出帶寬、頻率切換時(shí)間、相位噪聲、雜散抑制等技術(shù)指標(biāo)與結(jié)構(gòu)復(fù)雜程度和實(shí)現(xiàn)成本間的平衡。該頻率合成方法對(duì)低成本、小型化寬帶捷變頻頻率綜合器的設(shè)計(jì)具有較好的參考價(jià)值。

1 頻率合成器實(shí)現(xiàn)方案

本文采用的寬帶捷變頻頻率合成器原理框圖如圖1所示。

圖1 頻率合成方案原理框圖

從圖1可知，DDS倍頻后輸出2～3 GHz的基帶信號(hào)，將其作為中頻信號(hào)與鎖相環(huán)電路產(chǎn)生的11～14 GHz的本振信號(hào)上變頻，通過(guò)濾波組件取其下邊帶，即可實(shí)現(xiàn)頻率覆蓋8～12 GHz的信號(hào)輸出。

圖1中，DDS的參考時(shí)鐘高達(dá)3.5 GHz。根據(jù)DDS的工作原理，將DDS的參考時(shí)鐘提高，可以在擴(kuò)展其輸出帶寬的同時(shí)提高信號(hào)的雜散抑制水平。因此，將高參考時(shí)鐘的 DDS輸出信號(hào)倍頻后，可獲得低雜散的寬帶信號(hào)。

為達(dá)到擴(kuò)頻以及頻段提升目的，將DDS倍頻后的輸出信號(hào)與鎖相環(huán)電路輸出的可變本振信號(hào)進(jìn)行上變頻。然而，由于鎖相環(huán)電路的閉環(huán)反饋特性，存在頻率切換時(shí)間長(zhǎng)的缺陷。為實(shí)現(xiàn)本振信號(hào)的快捷變，將鎖相環(huán)電路的參考信號(hào)提高至500 MHz。通過(guò)提高鎖相環(huán)電路的參考頻率，可降低環(huán)路分頻比從而提升相位噪聲指標(biāo)，最重要的是可將寬路濾波器的環(huán)路帶寬增加，使本振信號(hào)的頻率切換時(shí)間大幅縮短，從而實(shí)現(xiàn)全頻段頻率捷變。

2 關(guān)鍵技術(shù)指標(biāo)分析

2.1 頻率切換時(shí)間分析

在圖1的頻率合成原理框圖中，產(chǎn)生本振的鎖相環(huán)電路頻率間隔為1 GHz。當(dāng)本振頻率保持時(shí)，頻率合成器在1 GHz帶寬內(nèi)的頻率間隙由DDS輸出信號(hào)填補(bǔ)，其頻率切換時(shí)間受DDS頻率控制字傳送時(shí)間t1，DDS接收頻率控制指令到輸出信號(hào)的時(shí)間t2，S波段開(kāi)關(guān)濾波組件中開(kāi)關(guān)響應(yīng)時(shí)間t4的影響[14]。

在本方案中，DDS采用并行控制方式，控制單元時(shí)鐘為100 MHz，因此，DDS頻率控制字發(fā)送時(shí)間t1=10 ns。

根據(jù)所用DDS的技術(shù)資料可知，DDS接收到頻率控制指令到DDS輸出信號(hào)的時(shí)間約為324個(gè)時(shí)鐘周期，因DDS的參考時(shí)鐘為3.5 GHz，可得計(jì)算得到t2=92.5 ns。

S波段開(kāi)關(guān)濾波組件以及X波段開(kāi)關(guān)濾波組件采用微波開(kāi)關(guān)為固體電子開(kāi)關(guān)實(shí)現(xiàn)通道切換，通道切換典型時(shí)間t3=60 ns。

由于微波信號(hào)傳輸路徑上延時(shí)可以忽略不計(jì)，因此可以得到在本振頻率保持不變時(shí)，輸出信號(hào)的頻率切換時(shí)間

thold≈max(t1+t2,t3)

(1)

由式(1)可得，thold=102.5 ns。

當(dāng)頻率合成器輸出頻率的本振信號(hào)切換時(shí)，輸出信號(hào)的頻率切換時(shí)間由鎖相環(huán)電路的頻率切換時(shí)間決定。頻率合成器的環(huán)路帶寬設(shè)計(jì)為2 MHz，階數(shù)為兩階。鎖相環(huán)頻率切換時(shí)間可由式(2)計(jì)算得出

(2)

式中，thop表示頻率切換時(shí)間；ωc表示環(huán)路濾波器的帶寬；Δf表示頻率間隔；α表示頻率相對(duì)誤差；f1表示初始頻點(diǎn)。

由于輸出信號(hào)的起始頻率f1=11 GHz；最大頻率間隔為Δf=3 GHz；環(huán)路帶寬約為ωc=2 MHz；設(shè)定α=1×10-6，將各參數(shù)代入式(2)可得thop≈2 μs。

通過(guò)以上分析可知，方案中的頻率合成器在本振頻率保持不變時(shí)，頻率切換時(shí)間約為102.5 ns，當(dāng)本振信號(hào)改變時(shí)，頻率切換時(shí)間理論值約為 2 μs。

2.2 雜散抑制分析

本方案中，信號(hào)輸出雜散主要有3個(gè)來(lái)源：一是DDS自身輸出雜散；二是DDS輸出信號(hào)倍頻后產(chǎn)生的諧波；三是混頻過(guò)程中落入濾波器通帶內(nèi)的交調(diào)雜散。

首先，DDS自身雜散主要受相位截?cái)嗾`差，幅度截?cái)嗾`差，數(shù)模轉(zhuǎn)換器(DAC)非線(xiàn)性等因數(shù)的影響[15]。其中占主導(dǎo)因數(shù)的是DAC的非線(xiàn)性效應(yīng)。由于DAC非線(xiàn)性的存在，使得輸出信號(hào)與參考信號(hào)產(chǎn)生互調(diào)頻率分量，形成DDS自身的主要雜散。這些雜散分量可以表示為

f=mfs±nfout

式中，f表示雜散頻率分量；fs表示DDS參考時(shí)鐘頻率；fout表示輸出信號(hào)頻率；m,n表示階數(shù)。階數(shù)m和n越大，雜散分量則越小。由于DDS倍頻前輸出信號(hào)頻率范圍為500～750 MHz，故m=1，當(dāng)n分別為5，6，7時(shí)雜散分量將落入濾波器帶內(nèi)無(wú)法濾除。根據(jù)技術(shù)手冊(cè)提供的數(shù)據(jù)預(yù)測(cè)，該雜散優(yōu)于-75 dBc。

DDS輸出信號(hào)倍頻后，雜散惡化可由式(3)計(jì)算得到

Pspur2=Pspur1+20logN

(3)

式中，Pspur2表示倍頻后的雜散抑制度；Pspur1表示倍頻前的雜散抑制度；N表示倍頻次數(shù)。

DDS倍頻次數(shù)為4，因此，DDS輸出4倍頻后得到的2～3 GHz信號(hào)帶內(nèi)雜散抑制度優(yōu)于-63 dBc。

DDS倍頻后諧波行成的雜散主要由S波段開(kāi)關(guān)濾波器組件進(jìn)行抑制。經(jīng)4倍頻電路后，倍頻器輸出對(duì)各諧波分量的抑制度優(yōu)于-15 dBc。而方案中采用的帶通濾波器在各諧波分量處的抑制優(yōu)于-50 dBc。因此，倍頻后的信號(hào)經(jīng)帶通濾波器，可將DDS輸出諧波形成的雜散抑制控制在-65 dBc。

最終輸出的8～12 GHz信號(hào)為鎖相環(huán)電路輸出的本振信號(hào)L0與DDS倍頻后形成的中頻 上混頻的下邊帶信號(hào)，其余交調(diào)分量將形成雜散信號(hào)。由于本振信號(hào)頻率范圍為11～14 GHz,而中頻范圍為2～3 GHz。由該頻率關(guān)系可知，8～12 GHz信號(hào)的帶內(nèi)交調(diào)雜散主要由中頻信號(hào)的3次和4次諧波分量構(gòu)成，其余低階交調(diào)分量則遠(yuǎn)離濾波器組件的通帶。通過(guò)保證本振信號(hào)功率，使混頻器工作于線(xiàn)性區(qū)域，同時(shí)降低中頻信號(hào)功率，可將落入帶內(nèi)雜散分量降至較低水平，根據(jù)混頻器的技術(shù)參數(shù)，帶內(nèi)雜散可控制在-65 dBc內(nèi)。帶外雜散主要為其余交調(diào)分量以及本振信號(hào)的泄露，通過(guò)帶外抑制為-50 dBc的開(kāi)關(guān)濾波組件，容易將帶外雜散控制在-65 dBc內(nèi)。

綜上分析，輸出信號(hào)的雜散抑制主要來(lái)源于DDS自身，約為-63 dBc。

3 測(cè)試數(shù)據(jù)

3.1 頻率切換時(shí)間測(cè)試

根據(jù)圖1的頻率合成方案完成了頻率合成器的研制。通過(guò)上述分析可知，由最低頻點(diǎn)8 GHz切換至最高頻點(diǎn)12 GHz所需的時(shí)間為頻率切換最長(zhǎng)時(shí)間。

由于設(shè)備測(cè)試能力限制，無(wú)法在微波頻段直接測(cè)試頻率切換時(shí)間，從而采用如圖2所示的測(cè)試方法進(jìn)行頻率切換時(shí)間測(cè)試。其主要思路是將微波信號(hào)通過(guò)混頻和分頻的方式降低至示波器可測(cè)試的范圍，在時(shí)域進(jìn)行頻率切換時(shí)間的測(cè)試,圖3為測(cè)試結(jié)果。

圖2 本振切換時(shí)間測(cè)試方法

圖3 本振切換時(shí)間測(cè)試結(jié)果

從圖3的測(cè)試結(jié)果可知，該寬帶頻率合成器最長(zhǎng)頻率切換時(shí)間約為4.5 μs，與理論值存在一定的差距，這與未考慮環(huán)路濾波器運(yùn)算放大器響應(yīng)速度以及測(cè)試電路的延時(shí)等因素有關(guān)，但就鎖相環(huán)頻率切換時(shí)間而言，已達(dá)到較高水平。

3.2 相位噪聲以及雜散抑制測(cè)試

采用FSUP26信號(hào)分析儀對(duì)頻率合成器的輸出信號(hào)相位噪聲以及雜散抑制度進(jìn)行測(cè)試。其中雜散抑制的典型值如圖4的測(cè)試曲線(xiàn)所示，相位噪聲如圖5的測(cè)試曲線(xiàn)所示。由測(cè)試曲線(xiàn)可知，寬帶微波頻率合成器相位噪聲測(cè)試值約為-100 dBc/Hz@10 kHz，雜散抑制度測(cè)試值約為-63.4 dBc，達(dá)到預(yù)期設(shè)計(jì)目的。

圖4 輸出信號(hào)雜散抑制

圖5 輸出信號(hào)相位噪聲

4 結(jié)束語(yǔ)

本文采用高參考時(shí)鐘DDS與高鑒相頻率、寬環(huán)路帶寬鎖相環(huán)電路相結(jié)合的方式，實(shí)現(xiàn)了頻率范圍覆蓋8～12 GHz的寬帶捷變頻頻率綜合器，以簡(jiǎn)單的電路結(jié)構(gòu)較好實(shí)現(xiàn)了寬帶捷變頻頻率綜合器各項(xiàng)核心技術(shù)指標(biāo)與復(fù)雜程度間的平衡。

通過(guò)對(duì)設(shè)計(jì)方案的工程實(shí)現(xiàn)，并對(duì)相關(guān)參數(shù)進(jìn)行了測(cè)試。該頻率合成器頻率切換時(shí)間小于5 μs，雜散抑制優(yōu)于-63 dBc，相位噪聲優(yōu)于-100 dBc/Hz@10 kHz。達(dá)到了預(yù)期的設(shè)計(jì)目的，證明了該頻率合成設(shè)計(jì)方案的可行性。

[1] 郝鳳玉,寧娜.Ku 波段小型化低相噪捷變頻頻率綜合器研制[J].四川兵工學(xué)報(bào),2014,35(9):99-101.

[2] 厲家駿,張福洪,陸家明.一種捷變頻鎖相環(huán)設(shè)計(jì)研究[J].通信技術(shù),2015,48(10):1192-1195.

[3] 龐遵林,郭銳.一種用于高速鎖相環(huán)的整數(shù)分頻器設(shè)計(jì)[J].電子科技,2015,28(6):104-107.

[4] 賴(lài)寒昱,李光燦,杜勇.基于ADS仿真的梳狀譜發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].電子科技,2014,27(7):84-86.

[5] 張雷雨田.DDS 帶內(nèi)雜散對(duì)比分析及優(yōu)化方法[J].電子科技,2016,29(6):79-81.

[6] 張錚,胡婷.基于AD9854的多功能高精度DDS 信號(hào)源設(shè)計(jì)[J].電子科技,2017,30(3):182-184.

[7] 武志敏.DDS 激勵(lì)PLL 方式的頻率合成器設(shè)計(jì)[J].科技與創(chuàng)新,2016(11):120-121.

[8] 劉興,杜勇.捷變頻頻率合成器的研究和設(shè)計(jì)[J].電子世界,2015(24):74-76.

[9] 李倩.AD9910 在雷達(dá)信號(hào)源中的應(yīng)用[J].四川兵工學(xué)報(bào),2013(7):19-21.

[10] 劉林,田進(jìn)軍,劉朝輝.基于DDS和直接頻率合成技術(shù)的超寬帶捷變頻源的設(shè)計(jì)與實(shí)現(xiàn)[J].兵工學(xué)報(bào),2010,31(12):1648-1652.

[11] 陳研,陳立群.基于DDS的寬帶捷變頻綜的設(shè)計(jì)及其應(yīng)用[J].中國(guó)電子科學(xué)研究院學(xué)報(bào),2010,5(4):423-429.

[12] 段金杰,蔡婷,竇彥軍,等.PLL頻率合成器設(shè)計(jì)與實(shí)現(xiàn)[J].電子世界,2016(5):71-72.

[13] 趙秋明,肖龍,許豐靈,等.基于鎖相環(huán)技術(shù)的UHF頻段寬帶頻率源設(shè)計(jì)[J].電子器件,2016,39(4):898-902.

[14] 白居憲.低噪聲頻率合成[M].西安:西安交通大學(xué)出版社,1994.

[15] 白居憲.直接數(shù)字頻率合成[M].西安:西安交通大學(xué)出版社,2007.

Design on Frequency-Agile Wide Band Microwave Synthesizer

DU Yong,LI Guangcan,LIAO Haiqian

(No.5 Research Room,Guizhou Aerospace Institute of Measuring and Testing Technology,Guiyang 55009,China )

Contrapose the disadvantages of complex structure and high cost in most of wideband, frequency agile synthesizer, a frequency agile synthesizer with 8～12 GHz bandwidth is proposed in the paper. The synthesizer is realized by mixing the output of a multiplier and the output of a PLL with wide loop bandwidth and high phase-detect frequency, and then filtering by a filter module. The input of the multiplier is the output of the DDS with high reference. The synthesizer has the advantages of simple structure, short frequency switching time, high frequency resolution, high suppression and miniaturization. It is shown in the test results that the frequency switching time is less than 5μs, Phnase Nosise is lower than -100 dBc/Hz@10 kHz,and the suppression is lower than -63 dBc.

frequency-agile;wide band; frequency synthesizer

2016- 04- 24

貴州省科學(xué)技術(shù)基金(黔科合J字[2014]2076)

杜勇(1986-)，男，碩士，工程師。研究方向：微波頻率合成技術(shù)。李光燦(1966-)，男，碩士，研究員。研究方向：測(cè)試與測(cè)控技術(shù)。

10.16180/j.cnki.issn1007-7820.2017.07.037

TN74

A

1007-7820(2017)07-133-04