王麗

（中國(guó)空空導(dǎo)彈研究院，河南洛陽(yáng) 471009）

可擴(kuò)展性雷達(dá)多波形系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

王麗

（中國(guó)空空導(dǎo)彈研究院，河南洛陽(yáng) 471009）

本文從硬件設(shè)計(jì)、器件選型及波形產(chǎn)生等方面考慮，介紹利用FPGA+DAC+DSP技術(shù)生成多種線性調(diào)頻和步進(jìn)頻率雷達(dá)信號(hào)且可擴(kuò)展設(shè)計(jì)的高性能雷達(dá)波形設(shè)計(jì)系統(tǒng)。該系統(tǒng)已通過(guò)內(nèi)外場(chǎng)驗(yàn)證階段，較好地完成了波形產(chǎn)生任務(wù)和各種控制等任務(wù)。

多波形；DDS；線性調(diào)頻；頻率步進(jìn)

隨著科學(xué)技術(shù)水平的不斷進(jìn)步和作戰(zhàn)環(huán)境的變化，戰(zhàn)爭(zhēng)的模式發(fā)生了根本性變化。同時(shí)，當(dāng)下芯片集成度越來(lái)越高，系統(tǒng)設(shè)計(jì)也越來(lái)越復(fù)雜。因此，對(duì)雷達(dá)系統(tǒng)功能與性能的高要求也勢(shì)在必行。系統(tǒng)不僅要求具有多目標(biāo)探測(cè)、識(shí)別、跟蹤功能，同時(shí)要求具有高靈敏度及抗干擾特性。

高速數(shù)字處理器技術(shù)發(fā)展迅速，現(xiàn)代雷達(dá)系統(tǒng)的波形設(shè)計(jì)更加靈活且多樣化。為了改善檢測(cè)性能，雷達(dá)波形設(shè)計(jì)在針對(duì)特殊的用途（包括雷達(dá)測(cè)距和測(cè)速）中變得更加重要，從而改進(jìn)雷達(dá)系統(tǒng)的性能和應(yīng)用范圍。所以，數(shù)字化、小型化、多體制化將是未來(lái)雷達(dá)多波形系統(tǒng)設(shè)計(jì)努力追求的目標(biāo)［1，2］。

1 硬件系統(tǒng)設(shè)計(jì)

系統(tǒng)主要有FPGA單元、DSP單元、DDS單元、電源管理和時(shí)鐘管理等模塊組成，總體框圖如圖1所示。

本文以FPGA+DAC+DSP為架構(gòu)，設(shè)計(jì)實(shí)現(xiàn)了一個(gè)高性能雷達(dá)波形設(shè)計(jì)系統(tǒng)，根據(jù)項(xiàng)目要求可以輸出連續(xù)波、多種線性調(diào)頻和步進(jìn)頻率雷達(dá)信號(hào)，而且輸出信號(hào)頻率穩(wěn)定、信號(hào)形式多樣。此外，值得一提的是，本系統(tǒng)可以擴(kuò)展連接信號(hào)采樣系統(tǒng)，通過(guò)對(duì)雷達(dá)回波信號(hào)的采集與預(yù)處理、主處理，完成對(duì)目標(biāo)的檢測(cè)、識(shí)別與參數(shù)提取等任務(wù)。

圖1 系統(tǒng)總體框圖

本系統(tǒng)設(shè)計(jì)以FPGA作為主控芯片，選用Xilinx公司的Virtex-6系列，該系列包括多個(gè)不同的子系列，可高效滿足多種高級(jí)邏輯設(shè)計(jì)需求。如表1所示，選用XC6VSX315T或者XC6VLX130T這兩種型號(hào)器件，2款型號(hào)封裝一樣，在使用中可根據(jù)總體需求選擇合適的型號(hào)。

DSP形成控制指令完成波形生成系統(tǒng)中不同波形參數(shù)的管理與切換。本系統(tǒng)選用2片ADI公司超高性能DSP處理器TS201，這是一款已經(jīng)使用很成熟的芯片，具體有強(qiáng)大的處理能力及可編程能力，可滿足雷達(dá)波形系統(tǒng)對(duì)信號(hào)處理實(shí)時(shí)性和通用性的需求。

表1 FPGA芯片型號(hào)

圖3 DDS的控制流程

考慮系統(tǒng)對(duì)擴(kuò)展信號(hào)處理運(yùn)算的需求，在硬件設(shè)計(jì)中充分考慮利用TS201的外部總線接口和鏈路口，將其連接至FPGA，通過(guò)FPGA編程實(shí)現(xiàn)外總線接口控制器和鏈路口收發(fā)的數(shù)據(jù)交換。

多波形生成系統(tǒng)是整個(gè)雷達(dá)波形系統(tǒng)的關(guān)鍵，本系統(tǒng)的核心是通過(guò)FPGA對(duì)DDS進(jìn)行控制波形輸出，采用自頂向下的設(shè)計(jì)方法設(shè)計(jì)系統(tǒng)控制軟件，需要軟硬件結(jié)合。硬件電路上系統(tǒng)DDS輸出模擬差分信號(hào)，經(jīng)中頻變壓器將差分信號(hào)變?yōu)閱味诵盘?hào)，最后經(jīng)過(guò)濾波器輸出。硬件電路設(shè)計(jì)中需要考慮使用具有較好紋波性能的LDO線性電源為AD9910供電，為DDS提供一個(gè)干凈的電源；采用磁珠隔開(kāi)模擬電源和數(shù)字電源；DDS的電源單獨(dú)提供，避免電源回流通路上面有其他的干擾信號(hào)。在FPGA中，采用VHDL語(yǔ)言通過(guò)對(duì)DDS內(nèi)部的相關(guān)參數(shù)編程設(shè)置，控制所需要產(chǎn)生波形的幅度、頻率和相位，生成所需要的各種類(lèi)型的復(fù)雜波形。

本系統(tǒng)中選用ADI公司的AD9910，通過(guò)查找器件手冊(cè)，可知AD9910是一款14bit的直接數(shù)字頻率合成器，支持高達(dá)1GS/s的采樣率，信號(hào)輸出最高頻率為400MHz，而且該器件具有顯著的低功耗特色，同時(shí)具有非常不錯(cuò)的無(wú)雜散動(dòng)態(tài)范圍（SFDR）和相位噪聲性能。此外，通過(guò)串行I/O口，對(duì)AD9910內(nèi)部的各種控制寄存器可以進(jìn)行多模式編程，控制其頻率、相位及幅度，生成各種適用于雷達(dá)多波形生成系統(tǒng)的調(diào)制信號(hào)。同時(shí)，國(guó)內(nèi)該型號(hào)器件有貨架產(chǎn)品，封裝一致，若想國(guó)產(chǎn)化，非常方便，無(wú)需重新選擇設(shè)計(jì)。

2 波形設(shè)計(jì)及流程

下面介紹的設(shè)計(jì)方法可作為一種通用的雷達(dá)波形設(shè)計(jì)方法，可供設(shè)計(jì)者參考借鑒。AD9910的參數(shù)控制是串行通信控制，串行通信時(shí)序如圖2所示，因所需通信時(shí)間較長(zhǎng)，所以DDS需要分步控制，先進(jìn)行參數(shù)寫(xiě)入，再進(jìn)行參數(shù)更新。

DDS的控制流程如圖3所示，控制流程以時(shí)鐘（不高于50MHz并且不高于系統(tǒng)時(shí)鐘的2分頻）同步工作。上電復(fù)位或DSP復(fù)位后，先進(jìn)行DDS的控制寄存器和參數(shù)寄存器的初始化，再輸出DDS的IO更新脈沖；然后進(jìn)入等待狀態(tài)，檢測(cè)寫(xiě)信號(hào)和更新脈沖。如檢測(cè)到寫(xiě)信號(hào)脈沖，則依次向DDS的各個(gè)地址寫(xiě)入更新的參數(shù)；如檢測(cè)到更新脈沖，則輸出DDS的IO更新脈沖，隨后進(jìn)行頻率字讀取操作，將更新后的DDS內(nèi)部頻率字存入緩沖區(qū)供DSP讀取，完成DDS自檢。

3 系統(tǒng)測(cè)試結(jié)果

本系統(tǒng)實(shí)現(xiàn)了頻率、幅度數(shù)字可控的連續(xù)波、多種線性調(diào)頻和步進(jìn)頻率脈沖信號(hào)輸出，如圖4所示，圖4a為MATLAB仿真的其中一種Chirp波形的仿真圖，圖4b為實(shí)際試驗(yàn)測(cè)試截圖。測(cè)試結(jié)果表明，系統(tǒng)完成設(shè)計(jì)功能要求，輸出信號(hào)頻率穩(wěn)定。

4 結(jié)論

本文介紹了利用FPGA+DAC+DSP技術(shù)生成多種波形信號(hào)的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，通過(guò)試驗(yàn)驗(yàn)證了系統(tǒng)的可實(shí)現(xiàn)性及穩(wěn)定性。本系統(tǒng)的設(shè)計(jì)思想，在波形產(chǎn)生很多方面都能得到推廣應(yīng)用。目前，該系統(tǒng)已通過(guò)內(nèi)外場(chǎng)驗(yàn)證階段，較好地完成了波形產(chǎn)生任務(wù)和各種控制等任務(wù)。

圖4 Chirp信號(hào)仿真與測(cè)試圖

［1］武劍輝.多波形頻域數(shù)字脈沖壓縮系統(tǒng)的研究［D］.成都：電子科技大學(xué)，2001.

［2］趙國(guó)慶.雷達(dá)對(duì)抗原理［M］.3版.西安：西安電子科技大學(xué)出版社，2003.

Design and Implementation of Multi-waveform Radar System with Scalability

Wang Li
（China Airborne Missile Academy，Luoyang Henan 471009）

From the aspects of hardware design,device selection and waveform generation,this paper introduced the design of a high performance radar waveform design system based on FPGA+DAC+DSP technology.This system has passed the field verification stage,successfully completed the task of waveform generation and control tasks.

multi-waveform；DDS；CHIRP；STEP

V19

A

1003-5168（2017）04-0026-03

2017-03-21

王麗（1983-），女，工程師，研究方向：雷達(dá)導(dǎo)引頭信號(hào)處理。