薛彥杰,蘇淑靖,洪萬帆

(中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,太原 030051)

高精度數(shù)據(jù)采集電路設(shè)計(jì)及通道交叉干擾分析*

薛彥杰,蘇淑靖*,洪萬帆

(中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,太原 030051)

為滿足多路遠(yuǎn)距離電流信號高精度采樣的需求,設(shè)計(jì)了一種基于FPGA的高精度多通道數(shù)據(jù)采集存儲電路。分析了測量電路各模塊誤差產(chǎn)生的原因,用電路等效理論推導(dǎo)了多通道采集時通道間交叉干擾引入的測量誤差,從設(shè)計(jì)角度出發(fā),提出了減小誤差提高測量精度的方法。對設(shè)計(jì)的多通道采集電路進(jìn)行了多次測試實(shí)驗(yàn),測試結(jié)果表明,采集電路可實(shí)現(xiàn)對8路4 mA～20 mA電流信號高精度采集測量,測量精度優(yōu)于0.1%。

高精度;通道干擾;數(shù)據(jù)采集;FPGA

數(shù)據(jù)采集是信號處理過程的一個重要環(huán)節(jié),隨著測量技術(shù)的不斷發(fā)展,數(shù)據(jù)采集作為獲取信息的重要手段在工業(yè)控制領(lǐng)域的地位變得越來越重要,由于應(yīng)用范圍擴(kuò)大,采集信息量增多,人們對數(shù)據(jù)采集設(shè)備的采集量、速度和精度都有了較高的要求[1]。信息采集不再只是單一通道的采集,而是多種信號或同種信號多路同時采樣,這就帶來了采樣時通道交叉干擾的影響[2]。本文設(shè)計(jì)了一種多通道遠(yuǎn)距離高精度電流信號的測量采集存儲電路,分析了測量電路中電流轉(zhuǎn)電壓模塊、隔離抗干擾模塊、抗混疊濾波電路模塊及多通道A/D轉(zhuǎn)換模塊測量誤差產(chǎn)生的原因,提出了抑制誤差產(chǎn)生提高測量精度的方法。實(shí)現(xiàn)了4 mA～20 mA電流信號的多通道高精度采集。

1 系統(tǒng)組成及各模塊設(shè)計(jì)

系統(tǒng)主要由信號調(diào)理模塊(電流電壓轉(zhuǎn)換電路、隔離抗干擾電路和抗混疊濾波電路)、A/D轉(zhuǎn)換模塊、FPGA主控單元、Flash存儲單元和USB單片機(jī)接口組成,其原理框圖如圖1所示。系統(tǒng)的基本工作原理為:4 mA～20 mA電流信號經(jīng)過電流電壓轉(zhuǎn)換電路模塊轉(zhuǎn)換到0～5V電壓信號,再經(jīng)過隔離抗干擾和抗混疊濾波后進(jìn)行模數(shù)轉(zhuǎn)換。FPGA模塊完成時序邏輯控制和數(shù)據(jù)緩沖轉(zhuǎn)發(fā)。Flash存儲模塊接收FPGA轉(zhuǎn)發(fā)的數(shù)據(jù)并進(jìn)行存儲。事后計(jì)算機(jī)通過USB接口模塊讀取Flash存儲模塊中的將數(shù)進(jìn)行處理。

圖1 系統(tǒng)原理框圖

1.1 電流電壓轉(zhuǎn)換電路設(shè)計(jì)

圖2 電流電壓轉(zhuǎn)換電路

為了將0～20 mA振動加速度信號進(jìn)行采集存儲,設(shè)計(jì)了電流-電壓轉(zhuǎn)換電路,如圖2(a)所示。其中RCV420是精密電流環(huán)接收器,用于將4 mA～20 mA輸入信號轉(zhuǎn)換成為0～5 V輸出信號,其中第10、11引腳相連用片內(nèi)10 V基準(zhǔn)作電平移動,對電壓基準(zhǔn)的輸出進(jìn)行調(diào)整,從而可實(shí)現(xiàn)對輸出偏置電壓進(jìn)行調(diào)零,提高轉(zhuǎn)換精度。RCV420內(nèi)部等效電路如圖2(b)所示[3],當(dāng)4 mA～20 mA電流輸入對應(yīng)0～5 V電壓輸出時,要求電路的傳輸阻抗為:

(1)

為了得到輸入4 mA時輸出0 V,輸入20 mA時輸出5 V,放大器的輸出必須有一個偏置:

VOS=-4 mA×(0.312 5 V/mA)=-1.25 V

(2)

兩個匹配的75 Ω檢測電阻Rs構(gòu)成對稱輸入,可最大程度地抑制CT腳的共模電壓,消除不同輸入端電流在差分電壓轉(zhuǎn)換時的不均衡。位于放大器反饋通道中的T型網(wǎng)絡(luò)節(jié)點(diǎn)A(圖2)用于產(chǎn)生所需要的-1.25 V偏置電壓,輸入電阻網(wǎng)絡(luò)提供了很高的輸入阻抗,并大大衰減了運(yùn)算放大器的共模輸入電壓,使該電流環(huán)接收器的轉(zhuǎn)換精度高于0.1%。檢測電阻將輸入的電流信號經(jīng)差分放大器放大,轉(zhuǎn)換成一個與之成正比的電壓,轉(zhuǎn)換關(guān)系為:

(3)

(4)

VR為圖2(b)中R點(diǎn)的電壓值,由式(1)、式(2)可得:VOUT=4.166 7×VIN-1.25,其中VIN=75×IIN,所以得最后的關(guān)系式為:

VOUT=0.3125(V/mA)×IIN-1.25

(5)

1.2 隔離抗干擾電路設(shè)計(jì)

圖3 隔離抗干擾電路

為了解決被測設(shè)備和采集電路接地參考點(diǎn)不同引起的接地環(huán)路問題,有效去除線路在遠(yuǎn)距離傳輸過程中受到的射頻和電磁干擾,提高信號采集精度,設(shè)計(jì)了如圖3所示的隔離抗干擾電路。該電路輸入與輸出中間用兩個1 μF的電容形成模擬信號的電氣隔離,輸入部分將輸入的模擬信號調(diào)制成與其大小和極性成比例的脈寬調(diào)制信號,輸出部分將該信號解調(diào)為模擬量[4]。因?yàn)檩斎氩糠趾洼敵霾糠蛛娐吠耆珜ΨQ,所以在輸出端能得到高精度的復(fù)現(xiàn)輸入信號的輸出信號。在靠近電源端對地接1 μF電容去耦抑制電源噪聲。設(shè)計(jì)了π型濾波器,使內(nèi)部振動頻率500 Hz與DC-DC變換[5]的差拍頻率噪聲最小。

1.3 抗混疊濾波器電路設(shè)計(jì)

抗混疊濾波器的設(shè)計(jì)效果將直接影響到采集系統(tǒng)的精度。抗混疊濾波器的主要作用是濾除連續(xù)信號中高于折疊頻率fs/2的頻譜分量,使高頻信號衰減到低于模數(shù)轉(zhuǎn)換器的分辨率,保證采樣信號的基本頻譜和連續(xù)信號頻譜一致[6]。

為保證高精度要求,抗混疊濾波選用通帶內(nèi)具有最平坦特性的巴特沃斯(Butterwort)低通濾波器。本系統(tǒng)中被采集信號頻率不高于2 kHz,選取采樣率為20 kHz,要使帶外噪聲不混疊到有用信號上,必須將頻率為20 kHz-2 kHz=18 kHz以上的信號濾除。所以濾波器通帶截止頻率ωp=2 kHz,歸一化頻率λp=1。阻帶起始頻率ωs=18 kHz,歸一化頻率λs=18 Hz/2 Hz=9。理想情況下,帶外噪聲干擾經(jīng)過濾波器后應(yīng)被衰減到ADC量化電平以下,本設(shè)計(jì)選用的A/D轉(zhuǎn)換器AD7699滿量程5 V,量化電平(LSB)為5÷216=76.29 μV;假設(shè)高頻噪聲幅值與模擬輸入范圍的最大幅值相等,要使高頻噪聲不被ADC量化,滿足上述要求的巴特沃斯濾波器阻帶最小衰減As、階數(shù)N和傳遞函數(shù)Ha(s)分別為:

(6)

(7)

Ha(s)=2.956 1×1025/(s6+67 940s5+2.307 9×109s4+

4.970 3×1013s3+7.136×1017s2+6.495 3×1021s+

2.956 1×1025)

(8)

開關(guān)電容型濾波器LTC1068內(nèi)部集成有4個獨(dú)立二階濾波器,可以配置成具有巴特沃斯、切比雪夫、橢圓、貝塞爾和定制響應(yīng)的低通、高通、帶通、帶阻濾波器,根據(jù)上述傳遞函數(shù)將LTC1068配置為6階Butterworth低通濾波器,如圖4(a)所示,其幅頻特性如圖4(b)所示,可以看出設(shè)計(jì)的濾波器截止頻率為2kHz,阻帶最小衰減為105dB,帶內(nèi)具有最大的幅值平坦度。

圖4 抗混疊濾波電路

1.4 模數(shù)轉(zhuǎn)換電路設(shè)計(jì)

如圖5所示為兩通道采集系統(tǒng)采樣電路典型結(jié)構(gòu),其中U1、U2為信號源,S1、S2為采樣開關(guān),C1和R1、C2和R2分別組成兩個通道的低通RC濾波器。R3、C3分別為采集系統(tǒng)放大器輸入端的等效電阻和等效電容。假設(shè)采樣周期為T,在mT時采樣開關(guān)S1接通。在(m+1)T時S1斷開,同時S2接通。下面討論這兩種工作狀態(tài),其余的采樣開關(guān)工作狀態(tài)依此類推。

圖5 采樣電路典型結(jié)構(gòu)圖

當(dāng)t=mT時,S1閉合瞬間,已被充電達(dá)到穩(wěn)定電壓U1的電容C1上積累的電荷立即向沒有積累電荷的電容C3上轉(zhuǎn)移,根據(jù)電荷守恒定律有:

C1UC1(mT-)+C3Uo(mT-)=(C1+C2)Uo(mT+)

(9)

則t=mT時S1閉合的瞬時電壓Uo(mT+)值為:

(10)

顯然,這時的|Uo(mT+)|<|U1|,此后在S1閉合的持續(xù)時間內(nèi),U1通過電阻R1向C1和C3充電,充電達(dá)到穩(wěn)態(tài)時,Uo達(dá)不到U1的準(zhǔn)確數(shù)值,而只能按照電阻分壓輸出電壓Uo(t)為:

(11)

實(shí)際上,R3遠(yuǎn)大于R1,C1遠(yuǎn)大于C3,建立Uo(t)的動態(tài)方程應(yīng)為:

(12)

式(10)的第2項(xiàng)就引入一個測量誤差,這個誤差與C3、R1C1和采樣周期有關(guān)。由于該項(xiàng)總是小于或等于1的數(shù),故合理選取C3與C1的值可使這個誤差減到很小。如要使該項(xiàng)引起最大誤差不會超過千分之一可選C3=0.1μF、C1=100μF。

設(shè)S1在t=(m+1)T時突然斷開,同時S2閉合。C2上積累的電荷QC2=C2U2,C3上積累的電荷QC3=C3Uo[(m+1)T-]≈C3U1,根據(jù)電荷守恒得:

C2U2+C3U1=(C2+C3)Uo[(m+1)T+]

(13)

此時Uo(t)動態(tài)方程為:

(14)

可得最大誤差εo為:

(15)

在多通道采集電路中,對開關(guān)電路做瞬態(tài)分析得到圖6所示。

圖6 開關(guān)電路瞬態(tài)分析圖

由式(15)和圖6可以看出,在(m+1)T時刻(第1通道采樣結(jié)束,開始采樣第2通道),Uo(t)瞬時值因C2、C3的充放電而不能立即達(dá)到穩(wěn)態(tài),Uo(t)瞬時值最大誤差除了與電容C2、C3的值有關(guān)以外,還與U1、U2的值有關(guān)。

由以上分析可知,采樣誤差是在采樣的動態(tài)過程中產(chǎn)生。最大誤差出現(xiàn)在開關(guān)閉合的一瞬間,而U1、U2為被測未知信號,為了防止和減少交叉干擾所造成的誤差,可采取以下措施:

(1)開關(guān)采樣時間必須保證各通道取樣電路上被采樣信號穩(wěn)定后開始采樣,因此開關(guān)控制邏輯時序匹配是提高采集精度一個途徑;

(2)選擇具有短路開關(guān)的ADC轉(zhuǎn)換器,在前一通道信號采樣編碼結(jié)束后,下一通道采樣開關(guān)閉合前,將短路開關(guān)閉合,C3上寄存的電荷放掉,即可消除或減少交叉干擾誤差;

(3)上述分析可知采集系統(tǒng)放大器輸入端的等效電容是引起交叉干擾的主要因素。因此,在電路設(shè)計(jì)時一方面應(yīng)避免在該端跨接電容,另一方面在系統(tǒng)引線或印刷板連線方面要減少分布電容。

本設(shè)計(jì)選用16位8通道同步采集的模數(shù)轉(zhuǎn)換電路AD7699[7-8],內(nèi)部集成采樣保持電路和短路開關(guān),大大減少了分布電容。

2 系統(tǒng)程序設(shè)計(jì)

采集系統(tǒng)程序主要包括采編控制模塊、命令分析、Flash控制模塊和數(shù)據(jù)上傳模塊,程序流程圖如圖7所示。

圖7 程序流程圖

3 系統(tǒng)測試及實(shí)驗(yàn)分析

信號源輸出直流信號4mA～20mA,信號間隔2mA,系統(tǒng)對每個信號測量點(diǎn)重復(fù)采集20次,先計(jì)算各個通道數(shù)據(jù)的平均值,然后根據(jù)公式I=(U+1.25)/0.312 5線性化得到電流值,再計(jì)算絕對誤差、相對誤差和標(biāo)準(zhǔn)差,表1為第4、5通道的測量數(shù)據(jù)。

每個測量點(diǎn)重復(fù)采集20次,計(jì)算測量數(shù)據(jù)平均值,這樣可以有效減小隨機(jī)誤差的影響,準(zhǔn)確反映采集系統(tǒng)的測量精度,由表1可以看出采集4mA信號時,系統(tǒng)誤差引起的測量偏差只有約2μA。當(dāng)采集信號在8mA以下時,絕對誤差僅有幾微安,當(dāng)信號大于16mA時,誤差上升到10μA以上;兩個通道的標(biāo)準(zhǔn)差都在幾微安左右,說明數(shù)據(jù)的精密度高。綜合線性化平均值、絕對誤差、相對誤差和標(biāo)準(zhǔn)差結(jié)果分析可知,兩個通道的采集精度在0.1%以內(nèi),符合系統(tǒng)設(shè)計(jì)采集精度在0.1%的要求,同時也說明多通道采集時通道交叉干擾對采集系統(tǒng)的精度影響很小,在系統(tǒng)設(shè)計(jì)的要求內(nèi)。

表1 第4、5通道測試結(jié)果

4 結(jié)束語

介紹了一種多通道高精度數(shù)據(jù)采集存儲電路的設(shè)計(jì),文中對測量電路各模塊抗引起測量誤差的原因進(jìn)行了分析,從理論上推導(dǎo)了通道間交叉干擾引起誤差的因素及各因素與誤差的定量關(guān)系。針對產(chǎn)生誤差的原因提出了抑制測量誤差的方法,以此為思路設(shè)計(jì)了8路模擬電流信號的高精度采集存儲電路,并對設(shè)計(jì)的電路進(jìn)行了多次測試實(shí)驗(yàn),測試結(jié)果表明,信號采集精度在0.1%以內(nèi)。目前該采集電路已應(yīng)用于發(fā)射場塔架發(fā)射效應(yīng)參數(shù)的測量,為發(fā)射塔架的健康評估提供了有效的數(shù)據(jù)。

[1] 張曉威,蘇淑靖. 基于FPGA的高速高精度數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J]. 儀表技術(shù)與傳感器,2016(1):70-72,75.

[2] 孫文. 多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 湖南大學(xué),2013.

[3] Kuznetsov Alexander M. Effect of Internal Conversion of Vibrational Quanta in Electron Tunneling:a Scheme for Direct Experimental Observation and Current/Voltage Relationships[J]. Faraday Discus-sions,2006,131:79-89.

[4] 林獻(xiàn)坤,李飛燕. 基于DSP驅(qū)動的光電隔離型類SPI通道設(shè)計(jì)[J]. 測控技術(shù),2015(9):138-140,144.

[5] 賈僖泉,龔仁喜,楊江寧,等. 并聯(lián)DC/DC變換器的混雜系統(tǒng)建模與優(yōu)化控制[J]. 電測與儀表,2016(4):90-96.

[6] 季偉,蘇淑靖. 采樣率可編程的數(shù)據(jù)采集器設(shè)計(jì)[J]. 電子器件,2015,38(3):601-605.

[7] 榮少巍. 基于FPGA的高精度多通道采集存儲系統(tǒng)研究[J]. 電子測量技術(shù),2014(4):108-111,129.

[8] 曹凱程,楊闖,杜玉遠(yuǎn),等. 基于FPGA的虛擬電源的研究與實(shí)現(xiàn)[J]. 電子器件,2015,38(2):306-311.

High Precision Data Acquisition Circuit Design and Channel Cross Interference Analysis*

XUEYanjie,SUShujing*,HONGWanfan

(Key Laboratory of Instrumentation Science and Dynamic Measurement of the Ministry of Education,North University of China,Taiyuan 030051,China)

In order to satisfy the demand of high precision sampling for multi-distance current signals,a high precision multi-channel data acquisition and storage circuit based on FPGA is designed. Analysed the causes for the measurement circuit module,the measurement error of cross interference between channels is derived by using circuit equi-valent theory. From the point of design,a method is proposed to reduce the error and improve the measurement accuracy. Multi channel acquisition circuit was designed and tested,test results showed that,acquisition circuit could be achieved on the 8 channel 4 mA～20 mA high precision current signal acquisition and measurement accuracy is better than 0.1%.

high-precision;channel interference;data acquisition;FPGA

項(xiàng)目來源:動態(tài)測試技術(shù)重點(diǎn)實(shí)驗(yàn)室開放基金(ZDSYSJ2015004)

2016-04-27 修改日期:2016-06-08

TH866

A

1005-9490(2017)03-0631-05

C:7210G

10.3969/j.issn.1005-9490.2017.03.023