牟宗磊,宋 萍

(北京理工大學 仿生機器人與系統(tǒng)教育部重點實驗室，北京 100081)

分布式測試系統(tǒng)時間同步技術(shù)的研究

牟宗磊,宋 萍

(北京理工大學 仿生機器人與系統(tǒng)教育部重點實驗室，北京 100081)

分布式測試系統(tǒng)是集計算機控制技術(shù)、網(wǎng)絡通信技術(shù)與多傳感器信息融合技術(shù)于一體的復雜測控系統(tǒng);與獨立測試系統(tǒng)不同，在網(wǎng)絡化分布式測試系統(tǒng)中，各測試裝置需按通信協(xié)議與網(wǎng)關(guān)節(jié)點通信以完成相應的測試;不同測試裝置在接收網(wǎng)關(guān)節(jié)點發(fā)出的信號時，由于傳輸距離不同會引起時延差;如果系統(tǒng)中的各個測試裝置不具備統(tǒng)一的時間基準，那么得到的測試數(shù)據(jù)因為時鐘差異將無法反映出信息的真實情況;因此，整個網(wǎng)絡中所有測試裝置需要保持時間同步;針對分布式測試系統(tǒng)時間同步的需求，對信號傳輸過程中的時延問題進行了研究，提出了一種基于FPGA的時延測量方法，對這種軟硬件結(jié)合時延測量方法的實現(xiàn)原理進行了詳細闡述，并進行了功能仿真及試驗驗證。

分布式測試系統(tǒng)；時延差；時間同步；時延測量；功能仿真

0 引言

分布式測試系統(tǒng)通常由分布在測試區(qū)域內(nèi)的大量測試節(jié)點構(gòu)成，節(jié)點之間按相關(guān)協(xié)議共同協(xié)作完成復雜的測試任務[1]。分布式測試系統(tǒng)的一個核心要求是各數(shù)據(jù)采集裝置可以實現(xiàn)高精度同步采集。在分布式測試系統(tǒng)中，為保證各個測試裝置具有統(tǒng)一的時間基準，一般只采用一個主節(jié)點時鐘，其它從節(jié)點時鐘通過直接或者間接的方式同步于主節(jié)點時鐘。當前，基于硬件時間戳實現(xiàn)的高精度時間同步主要有兩種方式，一種是基于GPS的時間同步，另一種是基于高精度時間測量芯片TDC-GP2的時間同步[2]。這兩種時間同步方式具有精度高的優(yōu)點，但應用成本高，需要在每個測試設備安裝昂貴的芯片組件。另外，GPS模塊對周圍環(huán)境依賴性強，不適用于復雜的測試環(huán)境。

基于上述原因，本文對分布式測試系統(tǒng)的拓撲結(jié)構(gòu)進行了研究，在考慮線性拓撲結(jié)構(gòu)網(wǎng)絡中中間節(jié)點對時間同步精度影響的情況下提出了一種適用于分布式測試系統(tǒng)的時間同步方法。本方法實現(xiàn)簡單、通用性強，在提供與GPS相同時間同步精度的情況下，無需在測試裝置上安裝專用時鐘芯片，只需對主從節(jié)點間的信號傳輸進行時延測量，就可以統(tǒng)一各個數(shù)據(jù)采集裝置的時間基準，進而實現(xiàn)時間同步。

1 分布式測試系統(tǒng)組織體系

在分布式測試系統(tǒng)中，測控終端主要通過網(wǎng)關(guān)節(jié)點來實現(xiàn)對分布在測試區(qū)域內(nèi)能獨立完成測試任務的各個數(shù)據(jù)采集裝置的集中控制，從而保證各個數(shù)據(jù)采集裝置能夠協(xié)調(diào)統(tǒng)一地完成測試任務。待測試結(jié)束后，數(shù)據(jù)采集裝置在測控終端和網(wǎng)關(guān)節(jié)點的控制下通過無線或者有線傳輸?shù)姆绞桨巡蓸訑?shù)據(jù)回傳給上位機，進而對數(shù)據(jù)進行實時處理或者后續(xù)處理[3]。本文所提及的基于光纖傳輸?shù)姆植际綔y試系統(tǒng)組織體系主要包括測控終端、網(wǎng)關(guān)節(jié)點和數(shù)據(jù)采集裝置三部分,如圖1。

圖1 分布式測試系統(tǒng)組織體系簡圖

1.1 測控終端

測控終端主要通過網(wǎng)絡接收遠程客戶端的測試命令，同時以有線傳輸?shù)姆绞较蚓W(wǎng)關(guān)節(jié)點發(fā)送測試命令和相關(guān)的配置參數(shù)，并且還能響應客戶端處理與分析數(shù)據(jù)的請求，對網(wǎng)關(guān)節(jié)點回傳的數(shù)據(jù)做后續(xù)處理分析。

1.2 網(wǎng)關(guān)節(jié)點

網(wǎng)關(guān)節(jié)點收到測控終端的測試命令之后，首先按通信協(xié)議對命令完成譯碼，然后執(zhí)行后續(xù)的相應工作程序。網(wǎng)關(guān)節(jié)點不僅是整個系統(tǒng)的事件響應與調(diào)度中心，也是數(shù)據(jù)匯聚與交換中心。在這樣的組織體系中，網(wǎng)關(guān)節(jié)點不僅擁有同時管理與掛接若干條測試鏈路的功能，而且能夠合理且高效地將測控終端的請求分配給對應鏈路上的數(shù)據(jù)采集裝置，進而更高效地實現(xiàn)多用戶并發(fā)性測試請求和測試任務的協(xié)調(diào)性。

1.3 數(shù)據(jù)采集裝置

每個布設在測試區(qū)域內(nèi)的數(shù)據(jù)采集裝置都可作為一個微型的測試系統(tǒng)。數(shù)據(jù)采集裝置通常包含有傳感器、信號調(diào)理放大電路、電源模塊、數(shù)據(jù)采集與存儲模塊、數(shù)據(jù)傳輸模塊、核心控制器等部件。應用于測試現(xiàn)場的數(shù)據(jù)采集裝置采用時間同步技術(shù)使得所有的測試節(jié)點在某些關(guān)鍵時刻能夠協(xié)調(diào)完成采集數(shù)據(jù)的任務，在短時間內(nèi)完成用戶的各種測試需求，并且快速釋放系統(tǒng)資源，以便再次進行測試響應。

2 基于線性拓撲結(jié)構(gòu)的時延測量

現(xiàn)有的分布式測試系統(tǒng)按通信媒介不同主要分為基于無線的分布式測試系統(tǒng)和基于有線的分布式測試系統(tǒng)，網(wǎng)絡拓撲結(jié)構(gòu)主要分為星型、樹形、環(huán)形、總線型等拓撲結(jié)構(gòu)。基于有線傳輸方式的傳輸媒介主要有電纜和光纖兩種，而基于光纖傳輸?shù)姆植际綔y試系統(tǒng)因具有數(shù)據(jù)傳輸速度快、抗干擾強力強、安全性能高、可靠度高等優(yōu)點而廣泛應用于各種復雜的測試環(huán)境。本文所提及的分布式測試系統(tǒng)采用光纖傳輸模式。

在基于有線傳輸?shù)姆植际綔y試系統(tǒng)中，為提高時間同步精度，一般只選用一個主節(jié)點時鐘，其余從節(jié)點時鐘通過直接或者間接的方式同步于主節(jié)點時鐘，協(xié)同完成分布式測試任務。由于線性拓撲結(jié)構(gòu)組網(wǎng)方式簡單、易控制，被廣泛應用于各種有線分布式測試系統(tǒng)中。在線性拓撲結(jié)構(gòu)中，部分從節(jié)點時鐘無法直接和主節(jié)點通信來實現(xiàn)時間同步，需要經(jīng)過多個中間節(jié)點的消息包轉(zhuǎn)發(fā)才能逐級實現(xiàn)時間同步，如圖2。在消息包經(jīng)過多個中間節(jié)點轉(zhuǎn)發(fā)的過程中，傳輸時間受主、從節(jié)點時鐘精度的共同影響誤差較大，而且這種拓撲結(jié)構(gòu)累積的時間誤差將會隨著中間節(jié)點數(shù)量的增加而增大，導致時間同步精度顯著降低。在很多分布式測試系統(tǒng)中，我們不關(guān)注各個數(shù)據(jù)采集裝置開始采集的絕對時間，而只需準確獲知各個采集裝置相對于主時鐘的相對時間就可以統(tǒng)一時間基準，完成數(shù)據(jù)的后續(xù)處理工作。因此，在組建好主從式線性網(wǎng)絡拓撲網(wǎng)絡結(jié)構(gòu)后，采用相關(guān)算法選擇時間精度最高的主時鐘設備，同時準確測得信號傳輸過程中各個數(shù)據(jù)采集裝置相對于主時鐘的時延值，為網(wǎng)絡中的各個測試節(jié)點統(tǒng)一時間基準、實現(xiàn)時間同步，協(xié)作完成測試任務提供了保障[4]。

圖2 線性拓撲網(wǎng)絡主從時鐘結(jié)構(gòu)

2.1 時延測量原理

基于對系統(tǒng)時延測量速度、功耗、體積及抗干擾能力等方面的考慮，系統(tǒng)在具體實現(xiàn)上采用了FPGA作為主控芯片，在每個測試裝置上采用成對的光纖收發(fā)一體模塊進行通信，各個數(shù)據(jù)采集裝置之間采用光纖進行串聯(lián)通信，組成線性拓撲網(wǎng)絡結(jié)構(gòu)?；贔PGA的時延測量原理圖如圖3所示，即將譯碼控制模塊、時鐘控制模塊、數(shù)據(jù)鎖存模塊以及數(shù)據(jù)傳輸模塊全部集中在FPGA芯片上，使各部分性能達到最佳狀態(tài)[5]。

圖3 基于FPGA的時延測量原理圖

FPGA是整個時延測量系統(tǒng)的控制核心，選用Altera公司的Cyclone II型系列FPGA。具體測試時，啟動信號和停止信號首先要經(jīng)過信號調(diào)理電路進行預處理，然后輸送到FPGA數(shù)據(jù)鎖存模塊中進行測量。FPGA內(nèi)部具有基準時間邏輯電路，這樣就能捕獲計數(shù)器當前的計數(shù)值，此值會被FPGA內(nèi)部的RAM存儲器進行存儲，然后經(jīng)過數(shù)據(jù)傳輸模塊把測量結(jié)果傳輸給網(wǎng)關(guān)節(jié)點，網(wǎng)關(guān)節(jié)點匯聚各個測試裝置的時延值后通過光纖上傳給測控終端。

2.1.1 譯碼控制模塊

經(jīng)過調(diào)理電路調(diào)理后的啟動信號和停止信號分別作為待測信號傳輸時延值的開始計數(shù)信號和停止計數(shù)信號，譯碼控制模塊的功能是將測控終端的命令最終轉(zhuǎn)化為各種使能信號及讀寫信號，從而完成對各相應寄存器的讀寫控制，進而實現(xiàn)對測試系統(tǒng)中各個數(shù)據(jù)采集裝置功能的控制。該邏輯功能的完成需要底層的硬件驅(qū)動程序及相應的通信協(xié)議的密切配合，本系統(tǒng)根據(jù)自己定義的硬件通信協(xié)議實現(xiàn)測控終端對各個功能模塊的控制[6]。

2.1.2 時鐘控制模塊

時鐘控制模塊主要由外部溫補晶振和FPGA內(nèi)部PLL(鎖相環(huán))構(gòu)成。測量過程中，充分利用FPGA內(nèi)部豐富的時鐘資源和存儲資源，借助PLL把板級的時鐘進行倍頻處理，從而可以產(chǎn)生一個高頻率、低抖動、穩(wěn)定度高的基準參考時鐘，從而實現(xiàn)減小量化誤差的目的?，F(xiàn)場應用時可以根據(jù)測試需求對基準時鐘進行倍頻或者移相，滿足不同測試精度的需求。

2.1.3 數(shù)據(jù)鎖存模塊

時延值的測量在FPGA內(nèi)部轉(zhuǎn)化為啟動與停止兩個脈沖信號上升沿之間時間間隔的測量，被測時間間隔主要有以下三部分組成：①采用脈沖計數(shù)法得到的基準時鐘周期的整數(shù)倍NT；②啟動信號上升沿與毗鄰的基準時鐘上升沿之間的時鐘偏差ΔT1；③截止信號上升沿與毗鄰的基準時鐘上升沿之間的時鐘偏差ΔT2。設被測的時間間隔為ΔT，則有：

ΔT=NT+ΔT1-ΔT2

(1)

這種時延測量方法測量的是信號在網(wǎng)關(guān)節(jié)點和數(shù)據(jù)采集裝置之間傳輸一個回路的時延差，在不考慮光纖色散和時鐘偏移的情況下，單向傳輸?shù)臅r延差應為：

(2)

N次測量的平均時延值為：

(3)

式中，T為所選擇主時鐘的固有時鐘周期。為了得到穩(wěn)定的時延測量數(shù)據(jù)，計數(shù)值在輸出前需經(jīng)過鎖存器鎖存緩沖，利用狀態(tài)機不同狀態(tài)的跳轉(zhuǎn)把高精度計數(shù)器中的數(shù)據(jù)賦值到數(shù)據(jù)鎖存寄存器中進行鎖存。

2.1.4 數(shù)據(jù)傳輸模塊

數(shù)據(jù)傳輸模塊的作用主要是把所測時延值上傳到網(wǎng)關(guān)節(jié)點，具體實現(xiàn)過程為：把寄存器中的時延值寫入FIFO(先進先出)中進行緩存，當接收到測控終端的數(shù)據(jù)上傳指令時，通過Niosii(軟核處理器)中的UART(通用異步收發(fā)傳輸器)把FIFO中的時延測量值發(fā)送到網(wǎng)關(guān)節(jié)點，供上位機讀取。

3 Modelsim仿真及誤差分析

為驗證基于FPGA的時延測量算法各功能模塊的正確性，借助Modelsim軟件對FPGA內(nèi)部的狀態(tài)機及各個模塊進行了功能仿真驗證[7]。圖4所示為時延測量算法的狀態(tài)機結(jié)構(gòu)圖，仿真的目的主要是驗證時延測量算法所涉及的各個狀態(tài)機能否按相應條件正常跳轉(zhuǎn)，以及能否實現(xiàn)高精度計數(shù)及數(shù)據(jù)鎖存等功能。為減小仿真時的計算運算量，縮短仿真程序執(zhí)行時間，對仿真程序進行了優(yōu)化，只進行最必要部分的功能仿真，仿真時所采用時鐘頻率f=100MHz。

圖4 時延測量算法狀態(tài)機跳轉(zhuǎn)圖

圖5～6所示為Modelsim中截取的各個狀態(tài)機跳轉(zhuǎn)的時序圖。系統(tǒng)上電后狀態(tài)機進入初始化狀態(tài)(Idle)，復位(Rst_n)完畢后進入開始狀態(tài)(Start)，等待時延測量指令的到來。網(wǎng)關(guān)節(jié)點按照硬件通信協(xié)議對測試系統(tǒng)中的各個測試裝置依次進行時延測量，測試裝置收到網(wǎng)關(guān)節(jié)點的指令后按照通信協(xié)議對命令進行解析，只有當?shù)刂泛兔罘謩e與測試裝置的節(jié)點號和時延測量功能完全匹配時，測試裝置才會響應時延測量。在此，為簡化仿真程序，采用地址(addr)匹配來進行時延測量功能的仿真，如圖5所示，當addr為該節(jié)點地址(e1)時，地址匹配成功，在下一個時鐘上升沿，系統(tǒng)接收到時延測量啟動信號，狀態(tài)機進入開始計數(shù)狀態(tài)(Wait)，等待時延結(jié)束信號(ack1)的到來。為模擬信號在傳輸鏈路上的時間延遲，在仿真程序中采用了1490ns的延時，即1490ns后計數(shù)模塊接收到結(jié)束信號，計數(shù)器停止計數(shù)，狀態(tài)機跳轉(zhuǎn)到數(shù)據(jù)鎖存狀態(tài)(Waitt)，把16位count寄存器中的數(shù)據(jù)鎖存到16位count_out寄存器中等待輸出。數(shù)據(jù)鎖存完畢后，在下一個時鐘周期，狀態(tài)機進入停止狀態(tài)(Stop)，本次時延測試結(jié)束，延時1ms后狀態(tài)機自動進入開始狀態(tài)，等待下次觸發(fā)信號的到來進行下一次時延測量。

圖5 狀態(tài)機跳轉(zhuǎn)時序圖

圖6 結(jié)束信號對齊時鐘上升沿

從以上的功能仿真結(jié)果中可以看出，本模塊的各部分功能設計邏輯正確，狀態(tài)機跳轉(zhuǎn)正常，可以完成時延測量的功能。在圖5～6中的功能仿真中，啟動、停止信號的上升沿與時鐘上升沿嚴格同步，沒有相位偏移。但是在真實工作狀態(tài)下，晶振受溫度、老化、振動等因素的影響可能會發(fā)生頻率的微變，導致狀態(tài)機跳轉(zhuǎn)信號可能與時鐘上升沿存在相位偏差。為了更加真實地模仿實際工作情況，在Modelsim中我們對啟動信號延遲5ns于時鐘上升沿、停止信號正常到達和啟動信號正常到達、停止信號延遲5ns于時鐘上升沿這兩種情況進行了仿真。

從圖7～9中的功能仿真中可以看出，當啟動信號、停止信號的上升沿與時鐘的上升沿存在時鐘相位偏差時，可能會導致計數(shù)器中的數(shù)值存在±1個計數(shù)誤差，導致所測時延值存在一定誤差。

圖7 開始信號滯后于時鐘上升沿

圖8 結(jié)束信號正常到達

圖9 停止信號滯后于時鐘上升沿

4 試驗驗證及數(shù)據(jù)分析

為了驗證整個時延測量電路精確度和系統(tǒng)穩(wěn)定性，在線性網(wǎng)絡拓撲結(jié)構(gòu)上的數(shù)據(jù)采集裝置和網(wǎng)關(guān)節(jié)點之間進行了時延測量，隨機選擇一條鏈路上的三個數(shù)據(jù)采集裝置作為測試節(jié)點。時延測量示意圖如圖10所示，其中網(wǎng)關(guān)節(jié)點作為1號節(jié)點，離網(wǎng)關(guān)最近的測試裝置作為2號節(jié)點，后面依次為3號節(jié)點和4號節(jié)點，節(jié)點之間采用光纖進行連接，四個節(jié)點等間距布設。

圖10 時延測量示意圖

時延測量啟動信號由1號節(jié)點上的FPGA提供，啟動信號沿光纖傳輸鏈路到達各測試節(jié)點，節(jié)點響應完畢后經(jīng)過光纖收發(fā)一體模塊和光纖將停止信號送回1號節(jié)點上的FPGA中進行測量。測得時延值鎖存后通過串口發(fā)送到上位機中，在上位機中借助MATLAB軟件對測得的時延值進行分析[8]。在115200波特率下分別以100MHz、200MHz時鐘頻率測量1～2號節(jié)點100組時延值，1～3號節(jié)點100組時延值，1～4號節(jié)點100組時延值。借助MATLAB軟件分別對測得的100組隨機時延值數(shù)據(jù)進行分析，畫出不同時鐘頻率下所測時延值的動態(tài)分布圖，如圖11～12。

由圖11～12可以看出，線性拓撲結(jié)構(gòu)中1～2節(jié)點時延值的總體均值為65ns、1～3節(jié)點時延值的總體均值為130ns，1～4節(jié)點時延值的總體均值為195ns，兩節(jié)點間的時延測量誤差集中分布在某些值附近，誤差波動隨著測量晶振頻率的提高逐漸縮小，200MHz時誤差波動范圍最小誤差約為5ns；時延測量值隨節(jié)點之間距離的增加呈線性增長趨勢，沒有隨節(jié)點之間的距離和測量次數(shù)的增加而呈發(fā)散趨勢，證明這種時延測量方式穩(wěn)定可靠，可以滿足分布式測試系統(tǒng)時間同步的要求。

圖11 100 MHz時延值分布圖

圖12 200 MHz時延值分布圖

5 提高時延測量精度的措施

由仿真和試驗實測數(shù)據(jù)看以看出，利用本測試方法實現(xiàn)時間同步存在一定的測量誤差，為進一步提高測試精度，降低誤差對時間同步帶來的影響，主要從以下兩個方面采取了措施以提高時間同步精度。

5.1 多次測量求平均時延值法減小時延測量誤差

單次時延測量存在一定的隨機誤差，多次測量求平均值的方法是常用的提高測量精度的方法[9]。設測量次數(shù)為N，第i次所測時延值結(jié)果為ti，時延測量是正態(tài)分布的平穩(wěn)隨機過程，可用下式計算時延偏差的標準方差：

(4)

其中，平均時延值：

(5)

5.2 選用高精度晶振提高時延測量精度

在時延測量系統(tǒng)中，高精度的時鐘頻率是影響測量精度的重要因素之一。FPGA內(nèi)部高精度計數(shù)器的基準信號源是由系統(tǒng)板載石英晶振提供的，因此，進行高精度的時延測量，選擇一個頻率性能穩(wěn)定的晶振是至關(guān)重要的。衡量晶振性能的主要參數(shù)有標稱頻率、頻率溫度穩(wěn)定度、短穩(wěn)、老化率等[10]。頻率溫度穩(wěn)定度是指晶振在正常工作的溫度范圍內(nèi)，晶體輸出頻率相對于基準溫度的時頻率變化值，是關(guān)于溫度K的一個函數(shù)，該值越小表明晶振受溫度影響越小，性能越穩(wěn)定。短穩(wěn)即短期頻率穩(wěn)定度，表現(xiàn)為短時間內(nèi)(一般為毫秒級)晶體頻率值隨機平均漂移情況，是關(guān)于時間t的一個函數(shù)。頻率短期穩(wěn)定度一般通過阿倫方差來表示，即:

(6)

6 結(jié)論

本文所提及的分布式測試系統(tǒng)主要由測控終端、網(wǎng)關(guān)節(jié)點和分布在測試區(qū)域內(nèi)的數(shù)據(jù)采集裝置組成，所提的時延測量技術(shù)適用于分布式測控系統(tǒng)中實現(xiàn)網(wǎng)關(guān)節(jié)點和數(shù)據(jù)采集裝置之間的時間同步。本文從實現(xiàn)原理上對這種采用時延測量技術(shù)來實現(xiàn)時間同步的方法給予了詳細的闡述，并進行了功能仿真驗證以及試驗驗證。仿真及試驗結(jié)論表明：該測量方法簡單、實用，可以實現(xiàn)信號傳輸鏈路的高精度時延測量，是一種行之有效的時延測量方法，可以準確獲得信號傳輸?shù)礁鱾€測試裝置的時延差，進而實現(xiàn)各測試裝置的時間同步。該時間同步技術(shù)適用于需要時間同步精度比較高的瞬態(tài)類信號分布式測試系統(tǒng)，尤其適用于一些不能接受高成本時鐘同步芯片或者不能接收到GPS信號的復雜測試環(huán)境。

[1] 王 爽, 胡冬旭. 基于FPGA的分布式測控裝置設計與應用[J].國外電子測量技術(shù), 2015(10):11-13.

[2] 趙德平, 韓建平. 基于TDC_GP2的高精度時間差測量的關(guān)鍵技術(shù)研究[J]. 材料與冶金學報, 2014,4:016.

[3] 支超有, 姜豐收. 混合總線分布式測試技術(shù)研究及應用[J]. 計算機測量與控制, 2012, 20(12): 3139-3140.

[4] 沈 艷. 分布式測試系統(tǒng)協(xié)作理論及其通信平臺實時性研究[J].電子科技大學, 2004, 6.

[5] 逄錦昊, 蘇 濤, 楊 濤,等. 基于FPGA的多路高速數(shù)據(jù)傳輸同步時延測量系統(tǒng)[J].電子器件,2015(02):447-451.

[6] 王首浩, 仲 悅, 張 巍, 等.一種用于分布式控制的光纖通信協(xié)議設計與仿真[J]. 計算機測量與控制, 2014, 9: 101.

[7] 徐盛晨. 基于FPGA的實時數(shù)據(jù)采集與傳輸系統(tǒng)的設計[D].北京：北京郵電大學, 2014.

[8] 馬文起, 耿虎軍, 郭肅麗,等. 一種基于FPGA和Matlab的時延測量方法[J].無線電工程,2014,44(11):38-40.

[9] 莊曉燕. 分布式測試系統(tǒng)時鐘網(wǎng)絡結(jié)構(gòu)與同步算法研究[D]. 成都:電子科技大學,2013.

[10] 洪 鋒, 張玉亮, 楊博真,等. 水下傳感器網(wǎng)絡時間同步技術(shù)綜述[J].電子學報,2012,41(5): 960-965.

Research on Time Synchronization Technology in Distributed Test System

Mou Zonglei，Song Ping

(Ministerial Key Laboratory of Biomimetic Robots and System, Beijing Institute of Technology, Beijing 100081, China)

The distributed test system is a complicated measuring and controlling system based on computer controlling technology, network communicating technology and sensor technology. Different from the independent test system, in the network distributed test system, every test device need to communicate with the gateway node according to the communicating treaty to fulfill corresponding test. Different transmission distances will lead to delay difference when the gateway node has sent signals to different test devices. The test data can not reflect the true information for the reason of clock difference unless the test devices of the system own a unified time base. So all the devices in the whole test network should keep time synchronization. In the view of the requirement of time synchronization, the delay of signal transmission in the test system is studied, and also, a time delay measuring method based on FPGA is presented. The realization principle of delay measuring method from software and hardware is expounded in detail, and the function simulation and experiment verification are carried out.

distributed test system; delay difference; time synchronization; delay measurement; function simulation

2016-11-29；

2016-12-19。

牟宗磊(1985-)，男，山東日照人，博士研究生，主要從事傳感與機電控制方向的研究。

1671-4598(2017)05-0021-05DOI：10.16526/j.cnki.11-4762/tp

TN

A