亚洲免费av电影一区二区三区,日韩爱爱视频,51精品视频一区二区三区,91视频爱爱,日韩欧美在线播放视频,中文字幕少妇AV,亚洲电影中文字幕,久久久久亚洲av成人网址,久久综合视频网站,国产在线不卡免费播放

        ?

        基于FPGA的DCM設(shè)計(jì)研究

        2017-05-18 09:22:02江蘇金陵機(jī)械制造總廠徐立升張建春
        電子世界 2017年9期
        關(guān)鍵詞:信號(hào)功能

        江蘇金陵機(jī)械制造總廠 徐立升 張建春

        基于FPGA的DCM設(shè)計(jì)研究

        江蘇金陵機(jī)械制造總廠 徐立升 張建春

        Xilinx公司的FPGA中的數(shù)字時(shí)鐘管理單元(DCM),具有強(qiáng)大的時(shí)鐘管理作用。本文介紹了FPGA中的DCM的原理與應(yīng)用,對(duì)其工作原理、組成、使用方法及應(yīng)用進(jìn)行了系統(tǒng)描述,通過對(duì)DCM IP核的參數(shù)設(shè)置和程序設(shè)計(jì)實(shí)現(xiàn)了時(shí)鐘的倍頻、分頻和相位移動(dòng)等功能。

        FPGA;DCM;IP核

        1 引言

        隨著集成電路的發(fā)展,芯片的集成度越來(lái)越高,實(shí)現(xiàn)的功能越來(lái)越多??删幊踢壿嬈骷﨔PGA是一種可在線編程的邏輯芯片,具有強(qiáng)大的實(shí)時(shí)處理與運(yùn)算能力,在通信與圖像處理中的應(yīng)用越來(lái)越多。為了適應(yīng)各種需要,F(xiàn)PGA內(nèi)部集成了數(shù)字時(shí)鐘管理單元DCM,DCM提供了強(qiáng)大的時(shí)鐘管理功能:時(shí)鐘去偏斜,頻率綜合,時(shí)鐘相移,動(dòng)態(tài)重配置等功能。DCM內(nèi)部結(jié)構(gòu)圖如圖1所示。

        圖1 DCM內(nèi)部結(jié)構(gòu)圖

        2 DCM組成

        DCM是Xilinx公司專有的時(shí)鐘管理模塊,DCM由四個(gè)獨(dú)立的功能單元組成:(1)延遲鎖定環(huán)路(Delay-Locked Loop,DLL);(2)數(shù)字頻率綜合器(Digital Frequency Synthesizer,DFS);(3)數(shù)字相移器(Phase Shift,PS);(4)狀態(tài)邏輯(Status Logic,SL)[1]。此外,DCM還有一個(gè)重要的動(dòng)態(tài)可重配置功能。

        2.1 DLL模塊

        DLL模塊由一條可變的延遲線和控制邏輯組成。延遲線由延遲單元組成,輸入的時(shí)鐘經(jīng)過延遲線,每個(gè)延遲單元的輸出代表著輸入時(shí)鐘的不同延遲版本。DCM輸出的時(shí)鐘信號(hào)經(jīng)過全局緩沖器到達(dá)FPGA內(nèi)部各個(gè)模塊的延遲是相同的,但是與DCM輸入時(shí)鐘有一個(gè)固定的走線延遲,為了消除這段延遲,DCM中引入了反饋時(shí)鐘CLKFB,通過CLKFB與輸入時(shí)鐘相比較,調(diào)節(jié)控制延遲單元的個(gè)數(shù),使得CLKFB與輸入時(shí)鐘同相,消除走線延遲[2],使得到達(dá)各個(gè)模塊的時(shí)鐘與FPGA輸入管腳的時(shí)鐘同相。DLL原理框圖如圖2所示。

        圖2 DLL原理框圖

        2.2 數(shù)字頻率綜合器

        數(shù)字頻率綜合器提供了強(qiáng)大的頻率綜合功能,除了直接實(shí)現(xiàn)時(shí)鐘的倍頻外,還提供一個(gè)倍頻系數(shù)M與分頻系數(shù)D,M和D可以為任意的正整數(shù),輸出頻率可以是M/D表示的輸入時(shí)鐘頻率的任意函數(shù),可以輸出多種時(shí)鐘頻率。

        2.3 數(shù)字相移器

        DCM的數(shù)字相移器提供粗粒度和細(xì)粒度兩種時(shí)鐘相移。對(duì)于粗粒度相移控制,DCM直接輸出四種時(shí)鐘CLK0,CLK90,CLK180,CLK270,這四種輸出依次相對(duì)移相1/4個(gè)輸入時(shí)鐘周期。此外,CLK2X180和CLKFX180分別提供CLK2X和CLKFX的180°粗調(diào)相移。粗粒度相移直接從DLL的延遲線產(chǎn)生。數(shù)字相移器提供的細(xì)粒度相移可以精確的調(diào)整輸出時(shí)鐘與輸入時(shí)鐘之間的相位關(guān)系,細(xì)粒度相移使用CLKOUT_PHASE_SHIFT和PHASE_ SHIFT屬性來(lái)調(diào)節(jié)輸出時(shí)鐘的相位[3]。DCM中時(shí)鐘的移相是相對(duì)CLKIN而言的。DCM中的細(xì)粒度時(shí)鐘相位調(diào)整為:

        相移(ns)=(PHASE_SHIFT/256)*FCLKIN

        其中FCLKIN為輸入時(shí)鐘CLKIN的頻率。

        DCM中數(shù)字相移器可以提供正負(fù)相位的調(diào)整,在VARIABLE_ CENTER和FIXED模式下,PHASE_SHIFT屬性的全范圍始終是-128到+128。在VARIABLE_POSITIVE模式下,PHASE_SHIFT屬性的范圍是0到+255,可以實(shí)現(xiàn)輸入時(shí)鐘的1/256相位的精確調(diào)整。

        2.4 狀態(tài)邏輯

        狀態(tài)邏輯表示出DCM的工作狀態(tài)。STATUS[7:0]只有低3位有定義;STATUS[0]置高時(shí),表示DCM相移溢出;當(dāng)STATUS[1]置高時(shí),表明CLKIN端沒有輸入時(shí)鐘;當(dāng)STATUS[2]置高時(shí),表明CLKFX端沒有輸出信號(hào)。

        2.5 動(dòng)態(tài)重配置

        動(dòng)態(tài)重配置端口可以實(shí)時(shí)加載來(lái)更新DCM的初始設(shè)置,不需要重新啟動(dòng)電路。動(dòng)態(tài)重配置端口可以完成以下功能:

        (1)可動(dòng)態(tài)調(diào)整倍頻系數(shù)M與分頻系數(shù)D,產(chǎn)生新的時(shí)鐘頻率。

        (2)可動(dòng)態(tài)調(diào)整相移因子PHASE_SHIFT值,產(chǎn)生新相移。

        圖3 FPGA中DCM硬件電路示意圖

        3 DCM的設(shè)計(jì)與應(yīng)用

        DCM是FPGA重要的資源,本文以Xilinx Virtex-5系列的FPGA為例來(lái)研究DCM IP核的設(shè)計(jì)與使用。在Virtex-5系列的FPGA中集成了DCM的IP核,用戶使用時(shí),直接配置IP核即可。配置代碼如下所示。

        DCMM DCMModule (

        .CLKIN_IN(clkin), //輸入時(shí)鐘信號(hào)

        .RST_IN(reset), //輸入復(fù)位信號(hào)

        .CLKDV_OUT(clkdv), //輸出可配置分頻信號(hào)

        .CLKFX_OUT(clkfx), //輸出反饋信號(hào)

        .CLKFX180_OUT(clkfx180), //輸出反饋信號(hào)的反相信號(hào)

        .CLK0_OUT(clk0), //輸出與輸入時(shí)鐘同相信號(hào)

        .CLK2X_OUT(clk2x), //輸出倍頻信號(hào)

        .CLK2X180_OUT(clk2x180), //輸出倍頻信號(hào)的反相信號(hào)

        .CLK90_OUT(clk90), //輸出移相90度的時(shí)鐘信號(hào)

        .CLK180_OUT(clk180), //輸出移相180度的時(shí)鐘信號(hào)

        .CLK270_OUT(clk270), //輸出移相270度的時(shí)鐘信號(hào)

        .LOCKED_OUT(locked) //輸出鎖定信號(hào)

        );DCM具有強(qiáng)大的時(shí)鐘管理功能,F(xiàn)PGA內(nèi)部通過DCM可以產(chǎn)生各種需求的時(shí)鐘信號(hào),滿足不同系統(tǒng)對(duì)時(shí)鐘頻率的要求。并且通過代碼可以直接修改時(shí)鐘頻率,大大簡(jiǎn)化系統(tǒng)的工作量,能夠滿足各種應(yīng)用需求,此外DCM中的LOCKED信號(hào)表明DCM已正常工作,可以用作電路中其它模塊的復(fù)位信號(hào)。FPGA中DCM硬件電路示意圖如圖3所示。

        圖4 DCM產(chǎn)生的時(shí)鐘信號(hào)

        通過圖3可看出所有的輸出時(shí)鐘都接入到全局時(shí)鐘緩沖器。全局時(shí)鐘緩沖器輸出的時(shí)鐘信號(hào)到達(dá)各個(gè)觸發(fā)器的延遲相等,可以消除走線延遲對(duì)觸發(fā)器同步產(chǎn)生的影響。輸出時(shí)鐘的同相位CLK0經(jīng)過走線后接入CLKFB輸入端,消除走線延遲,始終保持輸入時(shí)鐘與輸出時(shí)鐘同相。DCM產(chǎn)生的各種頻率的時(shí)鐘信號(hào)如圖4所示。

        4 結(jié)論

        時(shí)鐘是FPGA電路正常工作不可或缺的部分。FPGA中DCM具有頻率合成,相移調(diào)整、動(dòng)態(tài)可重配置等功能。本文介紹了Xilinx系列的FPGA中DCM的設(shè)計(jì)和使用,通過仿真產(chǎn)生不同頻率的時(shí)鐘信號(hào),可以滿足各種應(yīng)用需求。

        [1]李丙玉,王曉東,呂寶林,劉文光.FPGA設(shè)計(jì)中DCM的原理分析及應(yīng)用研究[J].微計(jì)算機(jī)信息,2009,12-2:164-166.

        [2]賈亮,馬興,孫偉等.基于Xilinx FPGA DCM的研究與設(shè)計(jì)[J].電子測(cè)量技術(shù),2014,10:85-88.

        [3]Xilinx.Virtex-5用戶指南.Xilinx INC,2007.

        猜你喜歡
        信號(hào)功能
        也談詩(shī)的“功能”
        信號(hào)
        鴨綠江(2021年35期)2021-04-19 12:24:18
        完形填空二則
        孩子停止長(zhǎng)個(gè)的信號(hào)
        關(guān)于非首都功能疏解的幾點(diǎn)思考
        懷孕了,凝血功能怎么變?
        媽媽寶寶(2017年2期)2017-02-21 01:21:24
        “簡(jiǎn)直”和“幾乎”的表達(dá)功能
        基于LabVIEW的力加載信號(hào)采集與PID控制
        一種基于極大似然估計(jì)的信號(hào)盲抽取算法
        中西醫(yī)結(jié)合治療甲狀腺功能亢進(jìn)癥31例
        麻豆av传媒蜜桃天美传媒| 午夜视频在线瓜伦| 人妻无码一区二区不卡无码av| 亚洲深深色噜噜狠狠爱网站 | 亚洲av老熟女一区二区三区| 国语自产偷拍在线观看| 久久亚洲精品无码va大香大香| 日韩国产精品一本一区馆/在线| 精品人妻日韩中文字幕| 国产猛烈高潮尖叫视频免费| 嫖妓丰满肥熟妇在线精品| 亚洲中文无码精品久久不卡| 日韩一区三区av在线| 色综合久久中文娱乐网| 欧美疯狂做受xxxxx高潮| 欧美成人网视频| 国产一区二区三区日韩在线观看| 男人的天堂免费a级毛片无码| 婷婷四房播播| 中文字幕日韩人妻在线| 国产精品一区二区av麻豆日韩| 精品少妇人妻av无码专区 | 蜜桃av无码免费看永久| 性生大片免费观看性少妇| 色婷婷亚洲精品综合影院| 欧美日韩精品福利在线观看| 日本人妖一区二区三区| 日韩无码专区| 日本精品人妻无码77777| 久久99久久99精品免视看国产成人| 日本一区二区三区熟女俱乐部| 欧美牲交a欧美牲交aⅴ免费真| 中文字幕国产欧美| 亚洲国产av午夜福利精品一区| 亚洲乱码无人区卡1卡2卡3| 美女视频黄的全免费的| 中国免费一级毛片| 亚洲悠悠色综合中文字幕| 亚洲精品美女久久久久99| 毛片av在线播放亚洲av网站| 国产中文色婷婷久久久精品|