姜 婕

(中國電子科技集團(tuán)公司第20研究所 雷達(dá)事業(yè)部, 陜西 西安 710068)

基于多DSP的雷達(dá)信號(hào)處理任務(wù)分配與實(shí)現(xiàn)

姜 婕

(中國電子科技集團(tuán)公司第20研究所 雷達(dá)事業(yè)部, 陜西 西安 710068)

以ADI公司生產(chǎn)的TS201型號(hào)DSP為基礎(chǔ)，利用8片該型號(hào)DSP組成標(biāo)準(zhǔn)的6U CPCI板卡，并以此硬件平臺(tái)為基礎(chǔ)對(duì)多片DSP的資源分配方式進(jìn)行設(shè)計(jì)，在此基礎(chǔ)上實(shí)現(xiàn)雷達(dá)信號(hào)處理算法。對(duì)各個(gè)信號(hào)處理模塊所需的時(shí)間資源進(jìn)行測(cè)試，對(duì)8片DSP協(xié)同工作時(shí)的時(shí)序進(jìn)行分析，進(jìn)而驗(yàn)證方案的有效性。該方案有效地利用8片DSP聯(lián)合處理的方式，克服了以往多板卡處理中的高資源與工作量需求，提高了工作效率，減少了資源需求。

雷達(dá)；TS201 DSP；信號(hào)處理；任務(wù)分配

隨著大規(guī)模集成電路，特別是高性能數(shù)字信號(hào)處理器(Digital Signal Processor, DSP)的出現(xiàn),以及其在雷達(dá)信號(hào)處理中的廣泛應(yīng)用，如何在高性能DSP上高效地實(shí)現(xiàn)雷達(dá)信號(hào)處理算法成為雷達(dá)工程師需要著重研究的課題。以往的信號(hào)處理算法硬件實(shí)現(xiàn)一般是通過多個(gè)板卡來分工實(shí)現(xiàn)，這種方法的缺點(diǎn)是浪費(fèi)資源，增加工作量；本文提出一種高效的硬件平臺(tái)，該平臺(tái)是集成了8片TS201 DSP的標(biāo)準(zhǔn)6U CPCI板卡，可通過合理的任務(wù)分配實(shí)現(xiàn)多種信號(hào)處理算法功能。本文主要介紹該平臺(tái)的硬件結(jié)構(gòu)以及8片DSP的任務(wù)分配，脈沖壓縮、動(dòng)目標(biāo)檢測(cè)(Moving Target Detection, MTD)、恒虛警檢測(cè)(Constant False Alarm Rate, CFAR)、點(diǎn)跡凝聚以及單脈沖測(cè)角等雷達(dá)信號(hào)處理算法的實(shí)現(xiàn)流程以及8片DSP協(xié)同工作的時(shí)序分析。

1 硬件結(jié)構(gòu)

本文所提出的信號(hào)處理板是一款CPCI_TS8高性能數(shù)字信號(hào)處理板，該處理板是在一個(gè)標(biāo)準(zhǔn)的6U CPCI板卡上集成8個(gè)ADI公司的TS201 DSP處理器[1-2]。

CPCI_TS8高性能數(shù)字信號(hào)處理板的內(nèi)部結(jié)構(gòu)如圖1所示。

圖1 CPCI_TS8信號(hào)處理板的板內(nèi)結(jié)構(gòu)

該CPCI_TS8高性能數(shù)字信號(hào)處理板內(nèi)部的硬件資源由以下幾項(xiàng)構(gòu)成[3]：(1)CPCI_TS8板集成8個(gè)600 MHz TS201S處理器；(2)系統(tǒng)總線采用66 MHz，64 bit 6U CPCI總線；(3)8個(gè)TS201S處理器不共享總線，采用分布內(nèi)存體系結(jié)構(gòu)；(4)每個(gè)處理器的64位總線無縫連接4片32 MB×16位SDRAM(MT48LC32M16)，4片SDRAM配置成32MB×64位，共256 MB。整板SDRAM容量達(dá)256 MB×8=2 048 MB；(5)每片DSP上的FPGA通過總線方式與PLX公司的高性能PCI橋芯片相連。主機(jī)通過CPCI總線可實(shí)現(xiàn)對(duì)8片DSP的程序加載與通訊。理論速率可達(dá)240 Mbit·s-1；(6)DSP和FPGA之間的讀寫采用64位總線，可采用I/O寄存器方式，也可采用雙口SRAM方式。I/O方式主要用于寄存器設(shè)定和狀態(tài)讀取。雙口SRAM主要用于與CPCI總線和LVDS的高速通訊；(7)每對(duì)DSP處理器上的FPGA可提供12對(duì)LVDS信號(hào)到CPCI總線的用戶自定義引腳。其中6對(duì)為LVDS輸入；6對(duì)為LVDS輸出。上述LVDS即可用于I/O的輸入和輸出；也可以用于DSP板的板間互連。6對(duì)LVDS的速率可達(dá)300 Mbit·s-1。板上的LVDS可提供1.2 Gbit·s-1的板間通信能力。

該CPCI_TS8高性能數(shù)字信號(hào)處理板內(nèi)部DSP鏈路口連接方式拓?fù)浣Y(jié)構(gòu)如圖2所示。

圖2 8片DSP鏈路口連接方式拓?fù)浣Y(jié)構(gòu)圖

如圖2所示，每片DSP都有1個(gè)鏈路口是對(duì)外開放的，不同DSP之間通過鏈路口進(jìn)行數(shù)據(jù)傳輸，各個(gè)鏈路口的連接關(guān)系如圖中連接線上的數(shù)字所示。

信號(hào)處理板上的DSP芯片選用ADI公司的ADSP TS201S系列芯片，TigerSHARC DSP是一款高性能的靜態(tài)超標(biāo)量處理器。TS201代表了當(dāng)前ADI公司性能最好的浮點(diǎn)處理DSP芯片，采用更合理的結(jié)構(gòu)性和新的存儲(chǔ)器技術(shù)，高帶寬的I/O接口。

2 任務(wù)分配與功能模塊實(shí)現(xiàn)

2.1 8片DSP任務(wù)分配方案

按照不同的工作模式對(duì)8片DSP進(jìn)行合理的任務(wù)分配。該信號(hào)處理平臺(tái)擬實(shí)現(xiàn)的功能是雷達(dá)的搜索功能和跟蹤功能，所以工作模式分為搜索模式和跟蹤模式[4]。下面分別介紹搜索模式與跟蹤模式下8片DSP之間的協(xié)同工作是如何進(jìn)行的。

搜索模式下要實(shí)現(xiàn)的功能有脈沖壓縮、MTD、CFAR、點(diǎn)跡凝聚[5]。用到3片DSP，分別為DSP2、DSP1和DSP3。搜索模式下需接收前端傳來的和路I/Q數(shù)據(jù)，并進(jìn)行相應(yīng)的處理，最后將處理得到的一次視頻信息以及目標(biāo)點(diǎn)跡傳給后端，完成搜索功能。搜索模式下板內(nèi)8片DSP任務(wù)劃分如圖3所示。

圖3 搜索模式下板內(nèi)8片DSP任務(wù)劃分圖

圖4 跟蹤模式下板內(nèi)8片DSP任務(wù)劃分圖

跟蹤模式下要實(shí)現(xiàn)的功能有脈沖壓縮、MTD、CFAR、點(diǎn)跡凝聚、單脈沖測(cè)角。用到6片DSP，分別為DSP2、DSP1、DSP0、DSP3、DSP4、DSP7。跟蹤模式下需接收前端傳來的3路(和路、俯仰差路、方位差路)I/Q數(shù)據(jù)，進(jìn)行相應(yīng)的處理，最后將處理得到的一次視頻信息以及目標(biāo)點(diǎn)跡傳給后端，跟蹤模式下板內(nèi)8片DSP任務(wù)劃分如圖4所示。

在以上兩種模式中，將都用到的處理模塊進(jìn)行復(fù)用，最終該硬件平臺(tái)可根據(jù)控制字隨意切換工作模式。2.2 功能模塊設(shè)計(jì)流程

(1)脈沖壓縮模塊[6]：首先確定輸入數(shù)據(jù)及輸出數(shù)據(jù)的首地址，然后調(diào)用FFT核對(duì)回波信號(hào)進(jìn)行FFT變換，再將上述結(jié)果與匹配系數(shù)點(diǎn)乘，并將點(diǎn)乘結(jié)果實(shí)虛部進(jìn)行交換后存儲(chǔ)，接著再調(diào)用FFT核對(duì)上述結(jié)果進(jìn)行FFT變換，最后乘以1/N，并將結(jié)果的實(shí)部和虛部進(jìn)行交換后存儲(chǔ)[7-8]；

(2)MTD模塊：根據(jù)控制包中的控制字信息判斷出需要進(jìn)行多少點(diǎn)的FFT處理并調(diào)用FFT核進(jìn)行處理[9-10]；

(3)CFAR模塊：將整個(gè)CFAR過程劃分為兩部分：兩邊單元檢測(cè)和中間單元檢測(cè)，兩邊單元檢測(cè)主要針對(duì)邊沿點(diǎn)跡，這些點(diǎn)跡僅有一邊有完整的保護(hù)單元和參考單元，而中間單元檢測(cè)針對(duì)兩邊均有保護(hù)單元和參考單元的點(diǎn)跡[11]。具體選用哪種CFAR檢測(cè)算法可根據(jù)實(shí)際需要來確定；

(4)點(diǎn)跡凝聚模塊：將恒虛警處理后的多個(gè)目標(biāo)點(diǎn)跡排列在距離—多普勒二維平面上，并找出幅值最大的點(diǎn)跡；以該點(diǎn)跡為中心，在距離—多普勒維進(jìn)行滑窗處理，將位于這個(gè)窗內(nèi)的點(diǎn)跡幅值清零，位于這個(gè)窗外的點(diǎn)跡不作處理；然后在剩余各點(diǎn)中再找幅值最大的點(diǎn)跡，繼續(xù)進(jìn)行上述滑窗處理，如此循環(huán)，直到剩余目標(biāo)點(diǎn)數(shù)為零結(jié)束滑窗處理；

(5)測(cè)角模塊：和路信號(hào)進(jìn)行點(diǎn)跡凝聚處理后，得到目標(biāo)信息，根據(jù)目標(biāo)的坐標(biāo)位置提取出和路MTD結(jié)果中相應(yīng)坐標(biāo)位置的I/Q數(shù)據(jù)；再根據(jù)目標(biāo)的坐標(biāo)位置提取出俯仰差路MTD結(jié)果中相應(yīng)坐標(biāo)位置的I/Q數(shù)據(jù)，以及方位差路MTD結(jié)果中相應(yīng)坐標(biāo)位置的I/Q數(shù)據(jù)；利用測(cè)角公式進(jìn)行計(jì)算，即得到測(cè)角結(jié)果。

2.3 功能模塊處理時(shí)間

TS201S DSP的內(nèi)核運(yùn)行速度為600 MHz，通過DSP內(nèi)部的指令周期寄存器(CCNT0和CCNT1)的變化，根據(jù)式(1)可以測(cè)得軟件的執(zhí)行時(shí)間[12]

(1)

CCNT0和CCNT1均是32位寄存器，CCNT0計(jì)數(shù)滿后向CCNT1進(jìn)位，但CCNT0最多可表示223/600=7.158 s，對(duì)于實(shí)時(shí)信號(hào)處理系統(tǒng)的時(shí)間足夠使用，所以僅使用CCNT0計(jì)算即可。

以處理1 024點(diǎn)數(shù)據(jù)為例對(duì)實(shí)現(xiàn)各功能模塊所需的時(shí)間進(jìn)行統(tǒng)計(jì)，統(tǒng)計(jì)結(jié)果如表1所示。

表1 時(shí)間統(tǒng)計(jì)結(jié)果 /μs

通過統(tǒng)計(jì)各模塊的處理時(shí)間，可以驗(yàn)證實(shí)時(shí)性，進(jìn)而驗(yàn)證該任務(wù)劃分方式是否可行，對(duì)實(shí)時(shí)處理提供保障。

3 8片DSP協(xié)同工作的時(shí)序分析

根據(jù)8片DSP的拓?fù)浣Y(jié)構(gòu)，考慮到要實(shí)現(xiàn)的處理功能、DSP片內(nèi)存儲(chǔ)空間、8片DSP同時(shí)工作的時(shí)序等問題，將8片DSP中的DSP2、DSP0、DSP4、DSP6歸為前端DSP，將8片DSP中的DSP1、DSP3、DSP7、DSP5歸為后端DSP。前端DSP接收前端傳來的回波數(shù)據(jù)，接收夠一個(gè)脈沖的回波數(shù)據(jù)后做脈沖壓縮處理，并將結(jié)果直接傳出去給對(duì)應(yīng)的后端DSP，然后繼續(xù)對(duì)接收到的下一個(gè)脈沖做脈沖壓縮處理；后端DSP接收夠一幀回波數(shù)據(jù)的脈壓結(jié)果后進(jìn)行MTD、CFAR等處理，并將處理結(jié)果傳給后端。

圖5為8片DSP協(xié)同工作的時(shí)序圖，其中第1行表示幀同步信號(hào)，第2行表示脈沖同步信號(hào)，第3行表示該硬件平臺(tái)的輸入信號(hào)，第4行表示該硬件平臺(tái)的前端DSP做脈沖壓縮的時(shí)序，第5行表示該硬件平臺(tái)的后端DSP做MTD、CFAR等處理的時(shí)序。

圖5 工作時(shí)序圖

前端DSP接收前端的回波信號(hào)過程為：先接收12個(gè)32位控制字，經(jīng)過模式判斷后再接收該模式下一個(gè)脈沖的回波數(shù)據(jù)，接完回波數(shù)據(jù)后將數(shù)據(jù)轉(zhuǎn)移到另一個(gè)緩存中進(jìn)行后續(xù)處理，釋放出接收緩存繼續(xù)接收下一個(gè)脈沖的數(shù)據(jù)。

后端DSP接收前端DSP的數(shù)據(jù)過程為：先接收12個(gè)32位控制字，經(jīng)過模式判斷后再接收該模式下一幀的脈壓結(jié)果，此時(shí)為了保證程序的實(shí)時(shí)性采用乒乓緩存接收，將第一幀的脈壓結(jié)果接收到緩存1中，翻轉(zhuǎn)標(biāo)志位，打開下一幀脈壓結(jié)果的接收緩存2，并開始處理第一幀數(shù)據(jù)的脈壓結(jié)果。

通常簡單的數(shù)據(jù)傳輸與存儲(chǔ)方法是先開辟一個(gè)緩存，接著將數(shù)據(jù)接收到該緩存中，然后對(duì)數(shù)據(jù)進(jìn)行處理，處理結(jié)束后繼續(xù)利用這個(gè)緩存接收數(shù)據(jù)并處理，并一直重復(fù)循環(huán)[13]。但在實(shí)際工程實(shí)現(xiàn)當(dāng)中，有可能信號(hào)處理單元還沒有將本次接收到的數(shù)據(jù)處理完成，而下次的數(shù)據(jù)就已經(jīng)到來，這樣就會(huì)產(chǎn)生沖突，因此需要采用乒乓切換緩存的方式來接收數(shù)據(jù)，以保證系統(tǒng)在傳輸與處理數(shù)據(jù)時(shí)不會(huì)產(chǎn)生沖突[14-15]。

由于數(shù)據(jù)傳輸過程全部采用DMA控制方式，通過DMA控制器管理，不再需要處理器核來干預(yù)[16-17]，這種方式可以實(shí)現(xiàn)傳輸和運(yùn)算的并行實(shí)施，提高了工作效率。具體流水過程如圖6所示。

圖6 數(shù)據(jù)流水流程圖

4 結(jié)束語

本文對(duì)由8片TS201 DSP組成的CPCI_TS8處理平臺(tái)的硬件結(jié)構(gòu)、任務(wù)分配的分析與設(shè)計(jì)進(jìn)行了介紹，完成了雷達(dá)信號(hào)處理中的多項(xiàng)算法的硬件實(shí)現(xiàn)，并通過對(duì)CPCI_TS8硬件平臺(tái)8片DSP協(xié)同工作的時(shí)序分析，有效證明了該設(shè)計(jì)方法的實(shí)用性與高效性。針對(duì)CPCI_TS8平臺(tái)的設(shè)計(jì)，有效地克服了傳統(tǒng)多硬件平臺(tái)處理方法對(duì)于資源分配與成本的浪費(fèi)，提高了硬件調(diào)試的工作效率，為后續(xù)進(jìn)一步的系統(tǒng)集成提供了基礎(chǔ)。

[1] Analog Devices.ADSP-TS201 TigerSHARC processor programming reference(1.0)[M].CA,USA:Analog Devices,2004.

[2] Analog Devices.ADSP-TS201 TigerSHARC processor programming reference(1.1)[M].CA,USA:Analog Devices,2004.

[3] 北京鐳航世紀(jì)科技有限公司.CPCI_TS8X-201 DSP處理板技術(shù)手冊(cè)[M].北京:北京鐳航世紀(jì)科技有限公司,2012.

[4] 夏金艷.某末制導(dǎo)雷達(dá)信號(hào)處理機(jī)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué),2009.

[5] 馬曉巖,向家斌,朱裕生.雷達(dá)信號(hào)處理[M].長沙:湖南科學(xué)技術(shù)出版社,1997.

[6] 石志敏.3種雷達(dá)脈沖壓縮信號(hào)的性能比較[J].電子科技,2013,26(11):122-125.

[7] 任培宏.一種用時(shí)域方法實(shí)現(xiàn)的高速數(shù)字脈沖壓縮器[J].電訊技術(shù),2000,40(6):9-12.

[8] 李軍華.脈沖壓縮線性調(diào)頻測(cè)距系統(tǒng)信號(hào)處理技術(shù)研究[D].南京:南京理工大學(xué),2007.

[9] 羅冰.MTD脈沖壓縮雷達(dá)干擾對(duì)策研究[J].電子科技,2015,28(1):44-48.

[10] 谷泓,趙永波,張守宏.一種基于數(shù)字綜合算法的MTD濾波器設(shè)計(jì)方法[J].航空計(jì)算技術(shù),2002,32(2):58-62.

[11] Zhao L.A novel approach for CFAR processors design[C].Taipei:Radar Conference,2001.

[12] 任臘梅.基于ADSP TS201的某雷達(dá)信號(hào)處理軟件設(shè)計(jì)[D].西安:西安電子科技大學(xué),2013.

[13] 張?zhí)炱?某雷達(dá)信號(hào)處理機(jī)的優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué),2008.

[14] Analog Devices.TS201S silicon anomaly list[M].CA,USA:Analog Devices,2008.

[15] 吳順君,梅曉春.雷達(dá)信號(hào)處理和數(shù)據(jù)處理技術(shù)[M].北京:電子工業(yè)出版社,2010.

[16] Analog Devices.ADSP-TS201TigerSHARC processor hardware reference[M].CA,USA:Analog Devices,2003.

[17] 劉書明,羅勇江.ADSPTS20XS系列DSP原理與應(yīng)用設(shè)計(jì)[M].北京:電子工業(yè)出版社,2007.

Task Assignment and Realization of Radar Signal Processing Based on Multi-DSP

JIANG Jie

(Radar Division, 20th Research Institute of China Electronics Technology Group Corporation, Xi’an 710068, China)

Based on the TS201 DSP produced by ADI Company, this paper designs the resource allocation method of multi-chip DSP based on the 6U CPCI board, which is composed of eight DSP chips, and achieves the radar signal processing algorithms. The time resources required for each signal processing module are tested, and the timing of eight DSP chips working together is analyzed. The scheme effectively utilizes eight DSP chips to deal with the high resource and workload demand of the multi-board processing, thus improving the working efficiency.

radar; TS201 DSP; signal processing; task assignment

2016- 10- 22

姜婕(1989-)，女，碩士，助理工程師。研究方向：雷達(dá)信號(hào)處理。

10.16180/j.cnki.issn1007-7820.2017.05.023

TN957.51

A

1007-7820(2017)05-083-04