劉曉晨

（1.中國科學(xué)院 上海微系統(tǒng)與信息技術(shù)研究所，上海200050；2.上?？萍即髮W(xué) 上海200031；3.中國科學(xué)院大學(xué) 北京100049）

基于統(tǒng)計(jì)方法的CPU內(nèi)電壓傳感器布局綜述

劉曉晨1，2，3

（1.中國科學(xué)院 上海微系統(tǒng)與信息技術(shù)研究所，上海200050；2.上海科技大學(xué) 上海200031；3.中國科學(xué)院大學(xué) 北京100049）

針對(duì)如何使用電壓傳感器監(jiān)測(cè)CPU芯片供電網(wǎng)絡(luò)內(nèi)電壓緊急狀態(tài)發(fā)生狀況這一核心問題，介紹和對(duì)比了兩種最新的研究成果：基于統(tǒng)計(jì)概率計(jì)算框架的傳感器布局方案和基于統(tǒng)計(jì)學(xué)習(xí)Group Lasso算法的傳感器布局方案。前者選擇最容易發(fā)生電壓緊急狀態(tài)的節(jié)點(diǎn)用于放置傳感器，后者則通過對(duì)供電網(wǎng)絡(luò)內(nèi)各節(jié)點(diǎn)電壓的線性關(guān)系施以正則化的方法來選擇線性預(yù)測(cè)模型中最重要的節(jié)點(diǎn)用于放置傳感器。通過分析兩種方法的異同和各自的適用場(chǎng)景，指出了布局問題未來與機(jī)器學(xué)習(xí)相結(jié)合的發(fā)展方向。

電壓緊急狀態(tài)；傳感器布局；概率框架；機(jī)器學(xué)習(xí)

隨著集成電路產(chǎn)業(yè)的快速發(fā)展和處理器芯片集成度的大幅提升，中央處理器芯片（CPU）供電網(wǎng)絡(luò)內(nèi)的電壓噪聲逐漸成為了影響其穩(wěn)定工作的重要原因。當(dāng)晶體管的供電電壓下降到安全工作的閾值電壓Vth以下時(shí)，晶體管處于不穩(wěn)定的亞閾值狀態(tài)，有可能導(dǎo)致功能模塊電路（如ALU、Fetch Unit等）的計(jì)算錯(cuò)誤。這種供電電壓Vdd低于安全工作閾值電壓Vth的現(xiàn)象又被稱為電壓緊急狀態(tài)（Voltage Emergency）。集成電路新技術(shù)的發(fā)展使得電壓緊急狀態(tài)的出現(xiàn)概率大幅提升：一方面，出于功耗控制的考慮，芯片的Vdd被不斷降低，同時(shí)晶體管特征尺寸的縮減也使得Vth不斷降低，然而Vdd的下降速度遠(yuǎn)快于Vth的下降速度，以至于晶體管安全工作的電壓余裕（Safe Margin）被大幅縮減；另一方面，時(shí)鐘門控技術(shù)（Clock Gating）、電源門控技術(shù)（Power Gating）及動(dòng)態(tài)電壓頻率調(diào)節(jié)技術(shù)（DVFS）等CPU低功耗技術(shù)的采用使得部分電路的Vdd在瞬時(shí)內(nèi)產(chǎn)生大幅變化。由于供電網(wǎng)絡(luò)是一個(gè)具有容性和抗性的RLC網(wǎng)絡(luò)，因此某一區(qū)域Vdd的瞬時(shí)變化會(huì)使得供電網(wǎng)絡(luò)內(nèi)其他區(qū)域隨之產(chǎn)生震蕩，從而影響這些區(qū)域的供電穩(wěn)定性，并有很大概率引發(fā)電壓緊急狀態(tài)。

在實(shí)際的工業(yè)設(shè)計(jì)和生產(chǎn)中，為了避免電壓緊急狀態(tài)帶來的工作錯(cuò)誤，電壓傳感器模塊常被放置在芯片中，用于監(jiān)測(cè)供電網(wǎng)絡(luò)的Vdd變化情況，并在電壓緊急狀態(tài)發(fā)生前采取一定的措施。目前對(duì)于相關(guān)措施研究所取得的成果主要集中在兩個(gè)方面：1）根據(jù)大量仿真及實(shí)驗(yàn)中取得的Vdd變化數(shù)據(jù)，學(xué)習(xí)電壓緊急狀態(tài)發(fā)生前Vdd的變化趨勢(shì)，并在Vdd實(shí)際變化趨勢(shì)與學(xué)習(xí)數(shù)據(jù)相符合時(shí)，提前做出預(yù)判，提升部分區(qū)域的Vdd，或重新分配任務(wù)使模塊使用率下降[1-4]。2）允許電壓緊急狀態(tài)的發(fā)生，在Vdd降低到Vth前保存現(xiàn)有電路狀態(tài)，待電壓緊急狀態(tài)結(jié)束后采取回滾機(jī)制（Rollback Mechanism），恢復(fù)到電壓緊急狀態(tài)發(fā)生前的電路狀態(tài)，繼續(xù)工作[5-8]。

綜上，不管采用何種方法，芯片內(nèi)必須采用電壓傳感器提供Vdd信息。傳統(tǒng)的方法是在Vdd變化最劇烈的電路模塊區(qū)域內(nèi)直接放置傳感器。然而在實(shí)際情況中，為了保持電路模塊的完整性、避免過高的設(shè)計(jì)代價(jià)，電壓傳感器通常都會(huì)放置在電路模塊外圍具有足夠空間的空白區(qū)域內(nèi)。因此，傳感器在空白區(qū)域內(nèi)的布局優(yōu)化問題便隨之而生。簡(jiǎn)而言之，傳感器的布局主要解決兩個(gè)問題：1）在芯片空白區(qū)域內(nèi)放置多少個(gè)傳感器？位置在哪里？2）如何更好地利用傳感器得到的電壓信息？

針對(duì)以上問題，密蘇里科學(xué)技術(shù)大學(xué)的Tao Wang等人于2013年提出了一個(gè)基于概率框架的解決方案—“Eagle-Eye”[9]，該方法利用芯片SPICE仿真獲得的各節(jié)點(diǎn)供電電壓波形及概率計(jì)算，尋找最適合放置電壓傳感器的節(jié)點(diǎn)位置。另一種方法由中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所的Xiaochen Liu等人于2015年提出[10]，該方法利用統(tǒng)計(jì)學(xué)習(xí)方法中的Group Lasso算法，尋找芯片空白備選區(qū)域中對(duì)芯片全局電壓預(yù)測(cè)最重要的若干位置，并基于仿真數(shù)據(jù)進(jìn)一步建立了電路模塊內(nèi)部波動(dòng)最惡劣節(jié)點(diǎn)（hotspot）實(shí)際電壓的預(yù)測(cè)模型。本文綜述了這兩種解決方案的所采用的統(tǒng)計(jì)學(xué)習(xí)方法和實(shí)驗(yàn)結(jié)果，對(duì)兩種方法在適用條件和場(chǎng)景兩方面做出了比較。

1 CPU供電網(wǎng)絡(luò)數(shù)學(xué)模型

CPU供電網(wǎng)絡(luò)是一個(gè)多層網(wǎng)格狀網(wǎng)絡(luò)，最上層電網(wǎng)與提供穩(wěn)定Vdd和GND的球狀觸點(diǎn)相接觸。下層電網(wǎng)與芯片內(nèi)的各個(gè)晶體管直接相連。電壓傳感器可直接測(cè)量下層晶體管處得到的Vdd，這些允許被測(cè)量的位置被稱為電壓節(jié)點(diǎn)（Node）。由于供電電網(wǎng)采用的導(dǎo)線自身具有一定的阻抗和寄生電感，且晶體管也具有一定的電容特性，因此整個(gè)網(wǎng)絡(luò)可被視為一個(gè)復(fù)雜的RLC網(wǎng)絡(luò)。這使得最上層提供的穩(wěn)定Vdd在向下層傳輸?shù)倪^程中存在損耗，并具有伴隨激勵(lì)而產(chǎn)生一定震蕩的特點(diǎn)。對(duì)供電網(wǎng)絡(luò)的仿真實(shí)驗(yàn)可獲得各個(gè)節(jié)點(diǎn)的Vdd電壓波形，其中一部分節(jié)點(diǎn)處在芯片功能電路模塊外，并具有一定空間用來放置電壓傳感器，而另一部分節(jié)點(diǎn)則處在電路模塊內(nèi)部，其Vdd只能通過仿真得到，并不具備通過傳感器直接測(cè)量的條件。假設(shè)芯片上有K個(gè)功能電路模塊，每個(gè)模塊內(nèi)存在一個(gè)電壓波動(dòng)情況最劇烈，最能反映模塊電壓狀況的節(jié)點(diǎn)（hotspot），則在總計(jì)N個(gè)采樣周期內(nèi)的任意一個(gè)采樣時(shí)刻n，每個(gè)hotspot的Vdd電壓都可以用（k=1，2，…，K；n=1，2，…，N）表示。同樣地，我們也可以用（m=1，2，…，M；n=1，2，…，N）表示在n時(shí)刻每個(gè)傳感器候選節(jié)點(diǎn) （可放置傳感器的節(jié)點(diǎn)，共M個(gè)）的Vdd電壓。總而言之，仿真中得到的所有hotspot和傳感器候選節(jié)點(diǎn)的Vdd電壓分別可用兩個(gè)矩陣F和X表示，所有節(jié)點(diǎn)的電壓可用矩陣Z表示[11]：

2 研究方法

基于上述CPU供電電網(wǎng)抽象數(shù)學(xué)模型，以下將詳細(xì)介紹兩種方案的模型構(gòu)造數(shù)學(xué)實(shí)現(xiàn)。

2.1 基于概率框架的布局解決方案

密蘇里科學(xué)技術(shù)大學(xué)的Tao Wang等人提出的“Eagle-Eye”是一個(gè)建立在概率框架上的解決方案。記隨機(jī)變量，即Z矩陣的其中一行。則我們可以定義一個(gè)指標(biāo)——遺漏率（miss rate），來衡量某一種布局下對(duì)電壓緊急狀態(tài)報(bào)告的遺漏情況：

在上式中，Zmin是所有R個(gè)節(jié)點(diǎn)中最小的Vdd電壓值，t是晶體管安全工作的閾值電壓Vth，在芯片上放置S個(gè)電壓傳感器，是用來放置傳感器的這S個(gè)節(jié)點(diǎn)的Vdd電壓值。此式的含義為：在芯片上總計(jì)R個(gè)電壓節(jié)點(diǎn)中，選出S個(gè)用于放置電壓傳感器，并基于這些電壓傳感器讀取到的Vdd電壓值來判斷芯片供電網(wǎng)絡(luò)內(nèi)是否有電壓緊急狀態(tài)（Vdd小于t）發(fā)生。當(dāng)時(shí)，所有電壓傳感器讀取的Vdd電壓值均未小于t，系統(tǒng)認(rèn)為此時(shí)芯片處于安全供電狀態(tài)。然而在這種情況下，如果Zmin≤t，那么芯片上必然有一個(gè)電壓節(jié)點(diǎn)的Vdd電壓值低于安全閾值t，也就意味著此時(shí)芯片上發(fā)生了電壓緊急狀態(tài)，但沒有被傳感器報(bào)告。根據(jù)貝葉斯公式，上式可簡(jiǎn)化為：

由于P（Zmin≥t）只與電路自身的設(shè)計(jì)情況有關(guān)，與傳感器的布局無關(guān)，可看作為常量。因此，傳感器布局問題等價(jià)于一個(gè)最小化布局遺漏率 （miss rate）的優(yōu)化問題，即選出哪S個(gè)電壓節(jié)點(diǎn)放置傳感器，使得電壓緊急狀態(tài)沒有被報(bào)告的遺漏率最低：

輸入：芯片上所有電壓節(jié)點(diǎn)的集合R={1，…，R}，傳感器數(shù)量S和閾值電壓t。

輸出：用于放置傳感器的電壓節(jié)點(diǎn)集合S={r1，…，rs}?R。

1：集合S=?，SQM（S）=∞

2：循環(huán)i=1：S

3：選擇k∈R，使SQM（S∪k）最小

4：R=R/k

5：S=S∪k

6：結(jié)束循環(huán)

該算法共有S次循環(huán)，每次循環(huán)中計(jì)算SQM的次數(shù)為R，因此該算法的復(fù)雜度為。

基于SPICE仿真得到的結(jié)果顯示（見圖1，Ⅰ，Ⅱ，Ⅲ三條數(shù)據(jù)線分別表示理想Vdd=1.8 V時(shí)分別為1.71 V、1.713 V和1.715 V時(shí)遺漏率隨放置傳感器數(shù)量的變化趨勢(shì)）：1）隨著選擇放置傳感器節(jié)點(diǎn)數(shù)量的增加，電壓緊急狀態(tài)的遺漏率顯著降低，并在數(shù)量大于5之后趨于穩(wěn)定；2）隨著增大，電壓緊急狀態(tài)的判斷條件更為嚴(yán)格，在使用相同數(shù)量傳感器 （小于5）時(shí)遺漏率也隨之下降。

圖1 傳感器數(shù)量與遺漏率的關(guān)系

2.2 基于Group Lasso算法的布局解決方案

中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所的Xiaochen Liu等人提出了基于統(tǒng)計(jì)學(xué)習(xí)和機(jī)器學(xué)習(xí)方法中Group Lasso算法的解決方案。該方案的基本假設(shè)是各模塊hotspot節(jié)點(diǎn)Vdd電壓與傳感器候選節(jié)點(diǎn)電壓之間的線性可預(yù)測(cè)關(guān)系，即：

每一個(gè)模塊內(nèi)的hotspot節(jié)點(diǎn)Vdd電壓值可由所有傳感器候選節(jié)點(diǎn)Vdd的電壓值線性表示，系數(shù)矩陣α中每一個(gè)元素αk，m表示第m個(gè)候選節(jié)點(diǎn)用于線性預(yù)測(cè)第k個(gè)模塊hotspot節(jié)點(diǎn)時(shí)的系數(shù)，矩陣C為線性預(yù)測(cè)的誤差項(xiàng)。因此，基于普通最小二乘法可求得矩陣α及用所有M個(gè)候選節(jié)點(diǎn)電壓預(yù)測(cè)某一模塊hotspot節(jié)點(diǎn)電壓的線性關(guān)系表達(dá)式。然而，傳感器布局問題要求使用較少量而非全部的電壓傳感器，因此問題關(guān)鍵在于如何選出S個(gè)傳感器用于布局?；谝陨弦?，該方法引入Group Lasso算法[14-15]，對(duì)原最小二乘問題施以正則化方法。對(duì)矩陣F和X中每一列分別進(jìn)行歸一化后，生成矩陣F′和X′，則Group Lasso算法求解以下問題：

其中‖β2‖2表示系數(shù)矩陣β第m列向量的二范數(shù)，λ（λ＞0）是一個(gè)用戶自定義值的懲罰參數(shù)。由該式可知，矩陣β中的每一列βm都對(duì)應(yīng)一個(gè)傳感器候選節(jié)點(diǎn)，該列各元素的值代表用于預(yù)測(cè)各個(gè)模塊hotspot節(jié)點(diǎn)電壓時(shí)的系數(shù)。因此，二范數(shù)‖β2‖2可以表征第m個(gè)候選節(jié)點(diǎn)處電壓值對(duì)于預(yù)測(cè)芯片上所有hotspot節(jié)點(diǎn)電壓的作用程度，也即重要性大小。若‖β1‖2＞‖β2‖2，則可認(rèn)為在預(yù)測(cè)中第一個(gè)候選節(jié)點(diǎn)的重要性要強(qiáng)于第二個(gè)候選節(jié)點(diǎn)。更進(jìn)一步，若人為設(shè)定一個(gè)參考值T，所有滿足‖βm‖2＞T的候選節(jié)點(diǎn)都可被選擇為放置傳感器的位置。此外，λ對(duì)于如何選擇候選節(jié)點(diǎn)有著十分重要的作用。λ對(duì)各個(gè)候選節(jié)點(diǎn)的二范數(shù)‖βm‖2值直接做出限制：當(dāng)λ較小時(shí)，大部分‖βm‖2接近于0；隨λ著逐漸增大，越來越多的‖βm‖2值會(huì)超過T；當(dāng)λ趨于無窮大時(shí)，該問題等價(jià)于普通最小二乘法問題。基于仿真得到的結(jié)果所示（見圖2），當(dāng)λ=10時(shí)，兩百個(gè)傳感器候選節(jié)點(diǎn)中絕大部分‖βm‖2處于10-5至10-10，而當(dāng)λ增大至30時(shí)，對(duì)‖βm‖2的整體懲罰逐漸減輕，‖βm‖2的值變大，且有一些已跳出10-5至10-10的范圍，接近于1。若我們假設(shè)T=10-3，則被選出放置傳感器的節(jié)點(diǎn)數(shù)量由2增長(zhǎng)至7。由此可見，λ是選擇候選節(jié)點(diǎn)的主要工具，通過改變其值可觀察各個(gè)候選節(jié)點(diǎn)‖βm‖2的變化，從而根據(jù)其大小決定哪些節(jié)點(diǎn)用于放置傳感器。

圖2 各候選節(jié)點(diǎn)二范數(shù)值與λ的關(guān)系

在選出S個(gè)候選節(jié)點(diǎn)后，我們需要解決布局的第二個(gè)問題：如何應(yīng)用傳感器讀取的電壓值？假設(shè)選出的S個(gè)候選節(jié)點(diǎn)集合S={r1，…，rs}，則這些位置上傳感器所讀取到的電壓值仍可以用矩陣Xs表示（Xs是矩陣X的行子矩陣）。因此我們可以重新求解以下最小二乘問題，建立各個(gè)模塊hotspot節(jié)點(diǎn)電壓與傳感器讀取電壓之間的線性關(guān)系表達(dá)式：

設(shè)該問題的最優(yōu)解為 αS*，則第 k個(gè)模塊內(nèi)hotspot節(jié)點(diǎn)電壓與傳感器電壓讀數(shù)之間的關(guān)系為：

因此，我們?cè)谝陨暇€性模型的基礎(chǔ)上，可以直接利用傳感器讀取的電壓值，來預(yù)測(cè)每個(gè)模塊內(nèi)hotspot節(jié)點(diǎn)電壓，從而精確判斷該模塊位置是否發(fā)生電壓緊急狀態(tài)。實(shí)驗(yàn)結(jié)果顯示，通過調(diào)節(jié)λ值的大小，該方法能夠有效選擇不同數(shù)量的候選節(jié)點(diǎn)，當(dāng)使用的傳感器數(shù)量增多時(shí)，模塊hotspot電壓的預(yù)測(cè)值與真實(shí)值之間的相對(duì)誤差逐漸減小。

圖3 λ值、預(yù)測(cè)相對(duì)誤差及傳感器數(shù)量關(guān)系

3 結(jié)束語

文中詳細(xì)介紹了兩種用于監(jiān)測(cè)電壓緊急狀態(tài)的傳感器布局方案。第一種方案“Eagle-Eye”適用于使用只能報(bào)告電壓是否低于一定值的簡(jiǎn)單二元輸出電壓傳感器的情況。該方法通過仿真結(jié)果和概率計(jì)算框架選擇放置傳感器的位置，并基于傳感器報(bào)告的電壓狀況簡(jiǎn)單判斷芯片上是否有電壓緊急狀態(tài)發(fā)生。其優(yōu)勢(shì)在于反映速度快，使用的傳感器結(jié)構(gòu)簡(jiǎn)單。然而，這種方法并不能準(zhǔn)確判斷具體哪個(gè)模塊或位置出現(xiàn)了電壓緊急狀態(tài)，無法有針對(duì)性地對(duì)局部供電網(wǎng)絡(luò)采取適當(dāng)措施避免或修正電壓緊急狀態(tài)所帶來的負(fù)面影響。

第二種方案需使用能夠測(cè)得連續(xù)電壓值的傳感器，利用統(tǒng)計(jì)學(xué)習(xí)方法中的Group Lasso算法選擇放置傳感器的位置，并基于傳感器讀取的電壓值線性預(yù)測(cè)各個(gè)模塊的電壓狀態(tài)。由于連續(xù)值電壓傳感器結(jié)構(gòu)較復(fù)雜，第二種方案物理實(shí)現(xiàn)的成本也相對(duì)較高。但該方法能夠獲得未放置傳感器節(jié)點(diǎn)的準(zhǔn)確電壓值，因此可與其他需要準(zhǔn)確電壓值來提供后續(xù)處理的供電網(wǎng)絡(luò)調(diào)節(jié)策略相結(jié)合，以達(dá)到更精準(zhǔn)的調(diào)節(jié)效果。綜上所述，兩種方案有各自不同的應(yīng)用方向，CPU芯片設(shè)計(jì)者可根據(jù)自身需求靈活采用，對(duì)電壓緊急狀態(tài)做出判斷。也由此可見，未來傳感器布局問題的發(fā)展方向?qū)⒂蓚鹘y(tǒng)的直接測(cè)量向基于大量仿真數(shù)據(jù)的機(jī)器學(xué)習(xí)方向逐漸轉(zhuǎn)變。

[1]Reddi V J，Gupta M S，Holloway G，et al.Voltage emergency prediction:Using signatures to reduce operating margins[C]//High Performance Computer Architecture，2009.HPCA 2009.IEEE 15th International Symposium on.IEEE，2009:18-29.

[2]Joseph R， Brooks D， Martonosi M.Control techniques to eliminate voltage emergencies in high performance processors[C]//High-Performance Computer Architecture，2003.HPCA-9 2003. Proceedings.The 9th International Symposium on. IEEE，2003:79-90.

[3]Lefurgy C R，Drake A J，F(xiàn)loyd M S，et al.Active guardband management in power7+to save energy and maintain reliability[J].Micro，IEEE，2013，33（4）:35-45.

[4]Gupta M S，Reddi V J，Holloway G，et al.An event-guided approach to reducing voltage noise in processors[C]//Proceedings of the Conference on Design，Automation and Test in Europe.European Design and Automation Association，2009:160-165.

[5]Tschanz J，Bowman K，Lu S L，et al.A 45nm resilient and adaptive microprocessor core for dynamic variation tolerance[C]//2010 IEEE International Solid-State Circuits Conference-（ISSCC）. 2010.

[6]Gupta M S，Rangan K K，Smith M D，et al. décor:A delayed commit and rollback mechanism for handling inductive noise in processor[C]//High Performance Computer Architecture，2008.HPCA 2008.IEEE 14th International Symposium on. IEEE，2008:381-392.

[7]Mack M，Sauer W M，Swaney S B，et al.IBM POWER6 reliability[J].IBM Journal of Research and Development，2007，51（6）:763-774.

[8]Ernst D，Kim NS，Das S，et al.Razor:A lowpower pipeline based on circuit-level timing speculation[C]//Microarchitecture，2003.MICRO-36.Proceedings.36th Annual IEEE/ACM International Symposium on.IEEE，2003:7-18.

[9]Wang T，Zhang C，Xiong J，et al.Eagle-eye:a near-optimal statistical framework for noise sensor placement[C]//Computer-Aided Design（ICCAD），2013 IEEE/ACM International Conference on. IEEE，2013:437-443.

[10]Liu X，Sun S，Zhou P，et al.A statistical methodology for noise sensor placement and full-chip voltage map generation [C]//Proceedings of the 52nd Annual Design Automation Conference. ACM，2015:94.

[11]Enami T，Ninomiya S，Hashimoto M.Statistical timing analysis considering spatially and temporally correlated dynamic power supply noise [J].Computer-Aided Design of Integrated Circuit and Systems，IEEE Transaction on，2009，28（4）: 541-553.

[12]Visweswariah C，Ravindran K，Kalafala K，et al. First-order incremental block-based statistical timing analysis [J].Computer-Aided Design of Integrated Circuit and Systems，IEEE Transaction on，2006，25（10）:2170-2180.

[13]Cheng L，Xiong J，He L.Non-Gaussian statistical timing analysis using second-order polynomial fitting[J].Computer-Aided Design of Integrated Circuit and Systems，IEEE Transaction on，2009，28（1）:130-140.

[14]Guyon I，Elisseeff A.An introduction to variable and feature selection[J].The Journal of Machine Learning Research，2003，3:1157-1182.

[15]Yuan M，Lin Y.Model selection and estimation in regression with grouped variables[J].Journal of the Royal Statistical Society:Series B （Statistical Methodology），2006，68（1）:49-67.

Two statistical approaches for voltage sensor allocation in CPU

LIU Xiao-chen1，2，3
（1.Shanghai Institute of Microsystem and Information Technology，Chinese Academy of Sciences，Shanghai 200050，China；2.School of Information Science and Technology，ShanghaiTech University，Shanghai 200031，China；3.University of Chinese Academy of Sciences，Beijing 100049，China）

Based on the core problem of allocating voltage sensors to monitor voltage emergencies in power delivery network of CPU chips，this paper introduces and compares two novel and state-of-theart approaches.One sensor allocation approach employs a statistical probability framework to find nodes where voltage emergencies most likely to happen.The other approach applies Group Lasso algorithm on the linear system of voltages in power delivery network to select important predictors （sensor locations）. By comparing these two approaches in methodology and application，this paper reveals the trend of introducing machine learning into allocation optimization problem.

voltage emergency；sensor allocation；probability framework；machine learning

TN0

：A

：1674-6236（2017）08-0092-05

2016-03-17稿件編號(hào)：201603224

劉曉晨（1990—），男，遼寧撫順人，碩士研究生。研究方向：計(jì)算機(jī)輔助設(shè)計(jì)（CAD）。