鄭春芳（山西水利職業(yè)技術(shù)學(xué)院，山西太原，030027）

基于FPGA的通信信號(hào)處理分析

鄭春芳
（山西水利職業(yè)技術(shù)學(xué)院，山西太原，030027）

FPGA作為一個(gè)核心的數(shù)據(jù)、信號(hào)采集系統(tǒng)，具有4個(gè)采集通道，直接通過上位機(jī)的指令配置，可根據(jù)實(shí)際需求選擇實(shí)時(shí)采樣或高速采樣，在數(shù)據(jù)處理與信號(hào)處理中的應(yīng)用前景十分廣闊。文章主要對(duì)基于FPGA的通信信號(hào)處理系統(tǒng)設(shè)計(jì)進(jìn)行分析，針對(duì)系統(tǒng)應(yīng)用中存在的問題提供相應(yīng)的解決方案，可供參考。

FPGA；高速采樣；ADC芯片

1 FPGA系統(tǒng)設(shè)計(jì)

1.1 FPGA系統(tǒng)構(gòu)成

FPGA主控電路負(fù)責(zé)控制和協(xié)調(diào)各模塊的工作；模/數(shù)轉(zhuǎn)換（ADC）電路用于模擬信號(hào)的采集；存儲(chǔ)電路用于數(shù)據(jù)存儲(chǔ)。FPGA和上位機(jī)之間的通信由RS-232串口實(shí)現(xiàn)。實(shí)時(shí)采樣時(shí)，A/D轉(zhuǎn)換后的信號(hào)經(jīng)FPGA處理后直接由串口傳送給上位機(jī)程序；高速采樣時(shí)，A/D轉(zhuǎn)換后的通信信號(hào)先在存儲(chǔ)器中進(jìn)行暫時(shí)存儲(chǔ)[1]。

1.2 FPGA硬件設(shè)計(jì)

(1)采集及存儲(chǔ)電路設(shè)計(jì)。采用的ADC芯片為MAX1301，為4通道16位分辨率的串行ADC，最高采樣頻率可以達(dá)到115kSPS，工作電壓為+5V；輸入輸出引腳供電使用3.3V，與FPGA I/0電平相兼容。

（2）串口通信電路。由于RS-232串口通信簡(jiǎn)單、可靠，且速度滿足一般的采集系統(tǒng)要求。RS-232采用3-15V電平標(biāo)準(zhǔn)，而FPGA只能兼容LVTTL、LVCMOS電平標(biāo)準(zhǔn)，故兩者不能兼容，需要進(jìn)行電平轉(zhuǎn)換。

1.3 系統(tǒng)軟件設(shè)計(jì)

（1）ADC控制模塊。ADC控制模塊用于控制ADC對(duì)經(jīng)過信號(hào)調(diào)理后的電橋信號(hào)進(jìn)行采樣。系統(tǒng)上電后，在進(jìn)行采樣前，需要先對(duì)MAX1301所需的通道進(jìn)行模擬輸入配置和工作模式配置，配置完成后即可按照控制指令的要求進(jìn)行信號(hào)采集。

（2）存儲(chǔ)器模塊。存儲(chǔ)器模塊用于測(cè)試系統(tǒng)進(jìn)行高速采集時(shí)的信號(hào)存儲(chǔ)，可以實(shí)現(xiàn)高速存儲(chǔ)和低速讀取的目的。

（3）指令識(shí)別模塊和數(shù)據(jù)識(shí)別模塊。采集系統(tǒng)的工作狀態(tài)需要由上位機(jī)進(jìn)行控制，控制過程通過發(fā)送指令的方式來實(shí)現(xiàn)；控制指令識(shí)別模塊用于對(duì)指令的解讀指令信息并調(diào)動(dòng)、協(xié)調(diào)各模塊的工作[2]。

2 FPGA串行通信程序的實(shí)現(xiàn)

2.1 上行通信

模塊向中央控制器發(fā)送數(shù)據(jù)，由于3個(gè)模塊采用485并聯(lián)串行通信，需要3個(gè)模塊共用總線，中央控制器可通過塊號(hào)區(qū)分不同模塊的數(shù)據(jù)，且需要控制MAX485芯片的傳輸方向，在同一時(shí)刻保證只有一個(gè)模塊處于發(fā)送模式，不出現(xiàn)總線電平疊加。

（1）分時(shí)復(fù)用

為實(shí)現(xiàn)總線的分時(shí)復(fù)用，中央控制器FPGA發(fā)出一個(gè)通信同步信號(hào)，發(fā)送給3個(gè)模塊，通過同步信號(hào)來輔助控制每個(gè)模塊發(fā)送數(shù)據(jù)的時(shí)刻。

（2）總線空閑狀態(tài)

根據(jù)有關(guān)工業(yè)總線標(biāo)準(zhǔn)，同一時(shí)刻只能有一個(gè)節(jié)點(diǎn)在發(fā)送報(bào)文，此時(shí)其他節(jié)點(diǎn)處在接收狀態(tài)，如果有2個(gè)或2個(gè)以上節(jié)點(diǎn)同時(shí)向總線發(fā)送數(shù)據(jù)，將會(huì)導(dǎo)致數(shù)據(jù)發(fā)送失敗。

2.2 下行通信

（1）中央控制器的發(fā)送

由于一次發(fā)送90bytes數(shù)據(jù)，數(shù)據(jù)量大可能產(chǎn)生累積誤差，所以中央控制器分3次，一次發(fā)送30bytes數(shù)據(jù)，依次發(fā)送1#，2#，3#模塊數(shù)據(jù)，循環(huán)進(jìn)行。

時(shí)鐘：發(fā)送時(shí)鐘頻率為SMHz，一幀數(shù)據(jù)為244bit，發(fā)送一幀數(shù)據(jù)需要時(shí)間48.8μs；使能信號(hào)：FPGA內(nèi)部信號(hào)，周期為150μs，用來控制每一次發(fā)送的開始；塊號(hào)：區(qū)分不同的模塊數(shù)據(jù)。

（2）模塊控制器的接收

每個(gè)模塊控制器會(huì)接收中央發(fā)送的全部數(shù)據(jù)，通過鑒別塊運(yùn)行的方式，而并非像傳統(tǒng)方式中由電網(wǎng)統(tǒng)一進(jìn)行調(diào)控。

2.3 保護(hù)

現(xiàn)代微電網(wǎng)保護(hù)技術(shù)，與傳統(tǒng)方式存在很大不同，主要表現(xiàn)在以下兩個(gè)方面：第一，潮流的雙向流通；第二，微電網(wǎng)在獨(dú)立運(yùn)行和并網(wǎng)運(yùn)行這兩種工作模式下，電流的大小會(huì)存在很大差異，但在上述兩種情況下均可對(duì)微電網(wǎng)的內(nèi)部故障進(jìn)行調(diào)控，并保證保護(hù)工作的靈活性、快速性、選擇性、和可靠性。

2.4 預(yù)測(cè)

需對(duì)電網(wǎng)的各個(gè)單元輸出功率進(jìn)行預(yù)測(cè)，為后期的調(diào)度和管理工作提供便利條件。目前，對(duì)于太陽能、風(fēng)能而言，其發(fā)電輸出功率的預(yù)測(cè)主要分為以下幾種方式：智能學(xué)習(xí)法、統(tǒng)計(jì)方法、物理方法。其中物理方法可以通過天氣預(yù)報(bào)等，進(jìn)行短期的預(yù)測(cè)工作；統(tǒng)計(jì)方法主要針對(duì)于中期預(yù)測(cè)，可通過大量長(zhǎng)期積累的數(shù)據(jù)信息進(jìn)行分析和統(tǒng)計(jì)；而通過智能學(xué)習(xí)法，便可隨時(shí)更新和修改預(yù)測(cè)模型。

3 總結(jié)

分布式電源集群并網(wǎng)問題促使著傳統(tǒng)電網(wǎng)改革，而隨著光伏屋頂計(jì)劃、售電側(cè)改革的不斷深入，客戶用電方式發(fā)生了翻天覆地的變化，為了滿足客戶用電需求，隨之出現(xiàn)了微電網(wǎng)技術(shù)，其可將分布式電源多余電量傳遞給大電網(wǎng)，實(shí)現(xiàn)電源的協(xié)調(diào)管理，為電網(wǎng)智能化發(fā)展提供了良好的技術(shù)支持。

[1]蘇玲,張建華,王利,苗唯時(shí),吳子平.微電網(wǎng)相關(guān)問題及技術(shù)研究[J].電力系統(tǒng)保護(hù)與控制. 2010 (19) .

[2]鄭漳華,艾芊.微電網(wǎng)的研究現(xiàn)狀及在我國(guó)的應(yīng)用前景[J].電網(wǎng)技術(shù). 2008 (16) .

Analysis of Communication Signal Processing Based on FPGA

Zheng Chunfang
(Shanxi Conservancy Technical Institute,Taiyuan Shanxi, 030027)

FPGA as a core data, signal acquisition system, with 4 acquisition channels, directly through the command configuration of the host computer, can choose real-time sampling or high-speed sampling according to actual needs, but also has the data acquisition, storage, automatic bridge balance, state feedback and other functions, in data processing and signal processing of the application prospects are very broad. This paper mainly analyzes the design of communication signal processing system based on FPGA, and provides the corresponding solution for the problems existing in the application of the system, which can be used for reference.

FPGA;high speed sampling;ADC chip