李燕楠+廖杰

摘要：基于SMIC 0.18μm CMOS工藝，本文采用MOS管工作在亞閾值區(qū)的技術(shù)設(shè)計(jì)了一種二階曲率補(bǔ)償帶隙基準(zhǔn)。Cadence仿真結(jié)果顯示，在1.5 V電源電壓下，帶隙基準(zhǔn)輸出電壓在-25℃～125℃溫度范圍內(nèi)獲得了3.18 ppm/℃的溫度系數(shù)，在1Hz及100KHz的頻率處分別獲得了-113.2 dB及-52.76dB的電源抑制比。

關(guān)鍵詞：帶隙基準(zhǔn) 曲率補(bǔ)償 亞閾值區(qū) 電源抑制比

中圖分類號(hào)：TN432 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2016）10-0184-01

1 引言

帶隙基準(zhǔn)（bandgap reference ，BGR）是模擬集成電路的關(guān)鍵模塊之一，廣泛應(yīng)用于存儲(chǔ)器、電源管理芯片等電路中，其精度直接影響系統(tǒng)的整體性能[1]。基于此，本文采用MOS管工作在亞閾值區(qū)的技術(shù)設(shè)計(jì)了一款低溫度系數(shù)BGR。

2 電壓源基準(zhǔn)電路的設(shè)計(jì)

本文設(shè)計(jì)的帶隙基準(zhǔn)如圖1所示，由啟動(dòng)電路、核心電路、曲率補(bǔ)償電路三部分組成。由于帶隙核心電路有兩個(gè)平衡點(diǎn)，因此需要一個(gè)啟動(dòng)電路。MOS管M1-M3構(gòu)成啟動(dòng)電路。帶隙核心電路由MOS管M4～M11、電阻R1～R4以及運(yùn)算放大器A1組成，曲率補(bǔ)償電路由MOS管M12～M14組成。本文著重對(duì)曲率補(bǔ)償電路進(jìn)行介紹。

電路正常工作時(shí)，M12始終工作在亞閾值區(qū)，從而保證M14工作在亞閾值區(qū)。由于亞閾值區(qū)MOS管的漏電流Isub與其柵源電壓VGS成指數(shù)關(guān)系[2]，表達(dá)式如下：

其中μp為載流子遷移率，Cox為單位柵氧化層電容，W/L為亞閾值區(qū)MOS管的寬長比，η為亞閾值斜率因子，VT為熱電壓。當(dāng)MOS管漏源電壓VDS滿足|VDS|>0.1V時(shí)，Isub幾乎與VDS無關(guān)，可以忽略VDS項(xiàng)。圖1中M14的漏源電壓VDS4滿足|VDS4|>0.1V，因而M14的漏電流INL可表示為

其中，N為三極管Q2與Q1發(fā)射極面積之比，VEB1為三極管Q1的發(fā)射極-基極電壓。由（2）式可知INL具有溫度非線性，可以用來補(bǔ)償VEB1中的溫度高階項(xiàng)。由公式（2）與公式（3）可知，通過優(yōu)化電阻R1～R4、參數(shù)N、MOS管M14的寬長比等相應(yīng)參數(shù)，圖1所示電路能獲得低溫度系數(shù)的參考電壓VREF。

3 仿真結(jié)果與分析

采用SMIC 0.18μm CMOS工藝及Cadence軟件對(duì)帶隙基準(zhǔn)進(jìn)行仿真驗(yàn)證。圖2為基準(zhǔn)電壓溫度特性曲線，在-25℃～125℃范圍內(nèi)基準(zhǔn)電壓溫度系數(shù)為3.18 ppm/℃。圖3為基準(zhǔn)電壓的電源抑制比（Power Supply Rejection Ratio，PSRR）仿真曲線，在1Hz及100KHz的頻率處分別獲得-113.2dB及-52.76dB的PSRR。

4 結(jié)語

本文設(shè)計(jì)了一款二階曲率補(bǔ)償帶隙基準(zhǔn)，并通過Cadence軟件進(jìn)行仿真驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的帶隙基準(zhǔn)具有較低的溫度系數(shù)和較高的PSRR，能夠應(yīng)用于線性穩(wěn)壓器等低壓低功耗電路。

參考文獻(xiàn)

[1]賈孜涵，馮全源，莊圣賢.一種帶曲率補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)源[J].電子元件與材料，2015，34（5）：50-53.

[2]A new curvature compensation technique for CMOS voltage reference using |VGS| and ΔVBE[J].Journal of Semiconductors.2016，37（5）：224-225.

收稿日期：2016-08-24

作者簡介：李燕楠（1992—），女，陜西榆林人，碩士研究生在讀，主要研究方向：CMOS模擬集成電路設(shè)計(jì)。