夏瑞威++趙亞++高海軍

摘 要：針對(duì)低功耗無線供能植入式醫(yī)療系統(tǒng)，采用SMIC 0.18 m CMOS工藝設(shè)計(jì)出一種無片外電容的無線能量管理單元。其中，電荷泵整流器采用二極管連接低閾值本征MOS管以提高其整流效率。通過電源抑制增強(qiáng)電路提高帶隙基準(zhǔn)源的電源抑制能力，另外，通過前饋消除技術(shù)提高低壓差線性穩(wěn)壓器的PSR，并利用零極點(diǎn)追蹤補(bǔ)償技術(shù)增強(qiáng)LDO的穩(wěn)定性。仿真結(jié)果表明，BGR輸出為1.17 V，靜態(tài)電流為36 A，PSR為-97 dB@DC、-40 dB@500MHz。LDO輸出為1.43 V，靜態(tài)電流為30 A ，PSR優(yōu)于-85 dB@ DC、-60 dB@500 MHz，可提供負(fù)載電流為0.2 mA，在負(fù)載變化范圍內(nèi)相位裕度均大于60度。

關(guān)鍵詞：低功耗；無線供能；電荷泵整流器；低壓差線性穩(wěn)壓器；帶隙基準(zhǔn)電壓源；電源抑制

中圖分類號(hào)：TM44；TN722；TP393 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2095-1302（2016）12-00-04

0 引 言

近幾年，受益于集成電路工藝技術(shù)與片上系統(tǒng)（System on Chip，SOC）的不斷發(fā)展，射頻識(shí)別、微傳感網(wǎng)絡(luò)以及環(huán)境感知等智能技術(shù)得到了飛速發(fā)展。其中，對(duì)于無線供能植入式芯片的能量管理、功耗等問題受到了持續(xù)關(guān)注與研究。當(dāng)能量采集完成后，如何管理該能量是下一代被動(dòng)與半被動(dòng)植入式醫(yī)療設(shè)備的要點(diǎn)之一。

在低功耗植入式芯片中，如低噪聲放大器、模數(shù)轉(zhuǎn)換器等對(duì)工作電壓及其紋波都有一定的要求，因此須通過無線能量管理單元（Wireless Power Management Unit，WPMU）將其電源性能優(yōu)化。在被動(dòng)式芯片中，電荷泵整流器（Charge Pump Rectifier，CPR）、帶隙基準(zhǔn)源（Bandgap Reference，BGR）、低壓差線性穩(wěn)壓器（Low Dropout Regulator，LDO）是WPMU的重要組成單元[1]。芯片工作時(shí)，人體各種低頻信號(hào)（EEG、ECG）會(huì)通過相應(yīng)的耦合方式傳輸?shù)诫娫赐飞?，從而產(chǎn)生低頻噪聲，因此必須采用相關(guān)技術(shù)獲得高電源抑制比電源。論文首先通過電荷守恒定理對(duì)傳統(tǒng)Dickson電路進(jìn)行動(dòng)態(tài)分析及能量轉(zhuǎn)換效率的改進(jìn)；然后采用電源抑制增強(qiáng)（Power Supply Rejection Boosting，PSRB）與前饋消除（Feed-forword Cancellation，F(xiàn)WC）等技術(shù)分別提高BGR、LDO在運(yùn)放工作帶寬內(nèi)的電源抑制力（Power Supply Rejection，PSR），并在輸出節(jié)點(diǎn)并聯(lián)電容以濾除超高頻紋波；最后為保證LDO在負(fù)載變化時(shí)的穩(wěn)定性，利用零極點(diǎn)追蹤補(bǔ)償來滿足相位裕度的要求。

論文對(duì)高性能無線能量管理單元預(yù)設(shè)指標(biāo)為：

（1）CPR在輸入500 mV交流小信號(hào)時(shí)能輸出2 V電壓并驅(qū)動(dòng)200 A的電流。

（2）BGR輸出電源抑制比在LDO的工作范圍內(nèi)盡可能大于60 dB，以減小對(duì)LDO的影響。

（3）LDO輸出電源抑制比在生物信號(hào)頻率處（01 kHz）及CPR輸入信號(hào)處大于60 dB，從而提供負(fù)載電路高性能的工作電壓。

（4）在滿足以上性能的情況下，盡可能減小電路工作時(shí)的靜態(tài)電流。

1 無線能量管理單元的基本原理

圖1所示為論文采用的無線供能能量管理單元拓?fù)浣Y(jié)構(gòu)。由圖1可知，WPMU主要包含CPR、BGR、LDO及保護(hù)電路（PRO）等模塊。芯片通過片外天線采集到由基站發(fā)射的高頻無線能量信號(hào)，CPR將信號(hào)整流后進(jìn)行升壓，產(chǎn)生紋波較大的電壓，并將該能量?jī)?chǔ)存到Cs中。由BGR與LDO所組成的環(huán)路通過負(fù)反饋輸出紋波較小的VDD來驅(qū)動(dòng)負(fù)載電路。其中BGR為LDO提供一個(gè)精準(zhǔn)穩(wěn)定的參考電壓，因此BGR的性能影響著LDO輸出電壓的性能。芯片中的保護(hù)電路包括過溫保護(hù)電路、過壓保護(hù)電路、限流電路，其主要目的在于意外情況下對(duì)電路關(guān)斷，實(shí)現(xiàn)對(duì)電路的保護(hù)。

設(shè)計(jì)能量管理單元時(shí)，在無線供能的環(huán)境下要注意相關(guān)性能的優(yōu)化，而這又伴隨著其它性能的犧牲，下面將詳細(xì)分析論文采用的CPR、BGR、LDO設(shè)計(jì)原理及電路結(jié)構(gòu)。

3 版圖及后仿真結(jié)果

采用SMIC 0.18 m CMOS工藝，在Cadence下對(duì)電路進(jìn)行仿真驗(yàn)證，無線能量管理單元的版圖如圖7所示，其中包含了CPR、BGR、LDO及PRO等模塊，芯片的尺寸大小為277 m×656 m。

電路在工作時(shí)要避免反饋環(huán)路發(fā)生震蕩，必須保證LDO環(huán)路的相位裕度，論文在tt、ff、ss三個(gè)工藝角下對(duì)其進(jìn)行不同負(fù)載電流（0200 A）的仿真，仿真結(jié)果如表1所列。該結(jié)果表明在負(fù)載電流0200 A內(nèi)，由于零極點(diǎn)追蹤補(bǔ)償?shù)淖饔?，相位裕度均大?0度，根據(jù)奈奎斯特穩(wěn)定判據(jù)，LDO環(huán)路能在負(fù)載變化的范圍內(nèi)穩(wěn)定工作。

圖8所示為BGR、LDO的PSR仿真波形，從圖中可以看出，BGR采用PSRB技術(shù)后，PSR在低頻降低了近25 dB。當(dāng)LDO采用FWC技術(shù)時(shí)，電源抑制在低頻段得到了顯著提升，電路空載時(shí)，在100 Hz內(nèi)提升了近20 dB，滿載時(shí)提升了近40 dB。

圖912給出了WPMU中CPR與LDO的相關(guān)瞬態(tài)仿真結(jié)果，當(dāng)輸入頻率為500 MHz、幅度為0.5 V的正弦波時(shí)，電路建立時(shí)間約為13 s，CPR的紋波約為5 mV，而LDO的輸出電壓紋波減小至2.3 V，即高頻處PSR約為-66 dB。因此論文采用的LDO在生物信號(hào)頻率處（DC-10 kHz）與輸入信號(hào)頻率處（100 MHz以上）具有較好的PSR。表2對(duì)相關(guān)文獻(xiàn)與本文設(shè)計(jì)進(jìn)行性能比較，可以看出，該電源管理單元能輸出性能更好的工作電壓。

4 結(jié) 語

論文針對(duì)CPR、LDO、BGR進(jìn)行研究，設(shè)計(jì)了一種應(yīng)用于低功耗無線供能植入式醫(yī)療芯片的能量管理單元。采用SMIC 0.18 m CMOS工藝提供的本征MOS管使CPR的效率得到提升。利用PSRB將BGR的PSR在低頻處從-75 dB降低到-95 dB，這是優(yōu)化LDO電源抑制能力的基本前提。通過FWC、零極點(diǎn)追蹤補(bǔ)償改善LDO的PSR與穩(wěn)定度，在驅(qū)動(dòng)0.2 mA的負(fù)載電流時(shí)，PSR為-85 dB@DC，而相位裕度在負(fù)載范圍內(nèi)均大于60度，該性能可適用于對(duì)電源性能要求較高的模塊。

參考文獻(xiàn)

[1]郭文雄.應(yīng)用于植入式經(jīng)皮能量傳輸?shù)募呻娐费芯颗c設(shè)計(jì)[D].廣州：華南理工大學(xué)，2013.

[2]Pierre Favrat， Philippe Deval， Michel J.Declercq. A High-Efficiency CMOS Voltage Doubler[J]. IEEE Journal of Solid-State Circuits， 1998， 33（3） ： 410-416.

[3]To shiyuki Umeda， Hiroshi Yoshida， Shuichi Sekine， et al. A 950-MHz Rectifier Circuit for Sensor Network Tags With 10-m Distance[J]. IEEE Journal of Solid-State Circuits， 2006， 41（1）： 35-41.

[4]Keith Sanborn， Dongsheng Ma， Vadim Ivanor. A Sub-1-V Low-Noise Bandgap Voltage Referen-ce[J]. IEEE Journal of Solid-State Circuits， 2007， 42（11） ： 2466-2481.

[5]Mohamed El-Nozahi， Ahmed Amer， Joselyn Torres， et al. High PSR LOW Drop-Out Regulator With Feed-Forward Ripple Cancellation Techniq-ue[J]. IEEE Journal of Solid-State Circuits， 2010， 45（3） ： 565-577.

[6]王憶.高性能低壓差線性穩(wěn)壓器研究與設(shè)計(jì)[D].杭州：浙江大學(xué)，2010.

[7]溫曉珂.應(yīng)用于射頻SOC芯片的低噪聲高PSRR的LDO的設(shè)計(jì)[D]. 上海：復(fù)旦大學(xué)，2011.

[8]韓曉婧，張子佑，劉鋒.一種毫微功耗的微弱能量收集電路設(shè)計(jì)[J].物聯(lián)網(wǎng)技術(shù)，2016，6（9）：90-93.