張躍玲，趙忠惠，白濤，汪健，張瑾

(北方通用電子集團有限公司 微電子部,蘇州 215163)

?

張躍玲，趙忠惠，白濤，汪健，張瑾

(北方通用電子集團有限公司 微電子部,蘇州 215163)

設(shè)計了一種適用于多核SoC系統(tǒng)的低功耗上電復(fù)位電路，并根據(jù)冷復(fù)位、暖復(fù)位、看門狗復(fù)位、軟件復(fù)位等復(fù)位源的類型設(shè)計了一種多核SoC系統(tǒng)的復(fù)位管理電路。復(fù)位管理電路提供了多核SoC系統(tǒng)處理器、片上總線及片上各個IP模塊的復(fù)位信號，并都進行了相應(yīng)的異步復(fù)位、同步釋放處理。結(jié)果表明，設(shè)計的多核SoC系統(tǒng)的復(fù)位管理電路能夠正確控制SoC芯片復(fù)位及復(fù)位釋放后的多核SoC系統(tǒng)正常運行。

多核SoC系統(tǒng)；復(fù)位管理電路；上電復(fù)位；異步復(fù)位

引 言

隨著大規(guī)模集成電路技術(shù)的發(fā)展，內(nèi)嵌多個微處理器核的大規(guī)模SoC系統(tǒng)芯片漸漸成為集成電路設(shè)計的主要方向。而大規(guī)模多核SoC系統(tǒng)中的復(fù)位管理電路控制著SoC系統(tǒng)內(nèi)部的邏輯功能和一定的時序關(guān)系，影響著片上多核SoC系統(tǒng)能否正常工作，是大規(guī)模多核SoC系統(tǒng)的關(guān)鍵部分。復(fù)位管理電路是多核SoC芯片重要基礎(chǔ)組成部分，處理的合理與否直接影響整個電路的性能，也是大規(guī)模SoC系統(tǒng)電路能夠正常工作的關(guān)鍵。復(fù)位管理電路負(fù)責(zé)為多核SoC系統(tǒng)和系統(tǒng)中的各模塊IP提供相應(yīng)的復(fù)位信號，控制著整個系統(tǒng)及片上IP的工作。而在復(fù)雜的SoC系統(tǒng)中，復(fù)位信號源的類型通常有1個或更多，送入復(fù)位管理電路模塊的外部復(fù)位信號源多數(shù)為異步信號，如果處理不當(dāng)，會引起亞穩(wěn)態(tài)信號傳播，導(dǎo)致系統(tǒng)不能正常運行。

本文介紹了一種內(nèi)嵌多個DSP處理器核的SoC系統(tǒng)中的復(fù)位管理電路，該復(fù)位管理電路設(shè)計主要受冷復(fù)位、暖復(fù)位、調(diào)試復(fù)位、看門狗復(fù)位等復(fù)位源的影響控制，是一種復(fù)雜的多核SoC復(fù)位控制電路。此復(fù)位管理電路通過有效合理的設(shè)計方法能夠處理各種復(fù)位源信號之間的關(guān)系及釋放順序，產(chǎn)生控制多DSP處理器核的SoC系統(tǒng)及內(nèi)部邏輯、系統(tǒng)總線和內(nèi)部其他IP模塊的復(fù)位信號，并能夠正確合理地復(fù)位及控制復(fù)位釋放。

1 復(fù)位源設(shè)計及處理

復(fù)位管理電路是為SoC片上系統(tǒng)提供復(fù)位結(jié)構(gòu)和層次、啟動流程和復(fù)位結(jié)果的電路模塊。設(shè)計的SoC系統(tǒng)的復(fù)位管理電路主要支持的復(fù)位類型為冷復(fù)位、暖復(fù)位、調(diào)試復(fù)位、看門狗復(fù)位、軟件復(fù)位等復(fù)位源類型，各種復(fù)位源的復(fù)位功能如下：

冷復(fù)位——復(fù)位整個芯片所有邏輯；

暖復(fù)位——復(fù)位整個芯片邏輯，但不包括4個DSP的調(diào)試電路；

調(diào)試復(fù)位——僅復(fù)位4個DSP的調(diào)試電路；

看門狗復(fù)位——功能與暖復(fù)位相同；

軟件復(fù)位——由軟件寫操作觸發(fā)，處理器核及所有外設(shè)模塊都支持單獨的軟件復(fù)位。

1.1 冷復(fù)位(上電復(fù)位)

冷復(fù)位即為上電復(fù)位引腳(POR)，可以復(fù)位所有SoC內(nèi)部邏輯及模塊，影響所有復(fù)位域。在多核SoC系統(tǒng)中設(shè)計了一種片內(nèi)上電復(fù)位電路，用于芯片上電時進行系統(tǒng)復(fù)位，能夠在SoC系統(tǒng)開始供電的時候提供一個復(fù)位信號，以確保整個系統(tǒng)從一個確定的狀態(tài)啟動。

設(shè)計的上電復(fù)位電路如圖1所示，包括帶隙基準(zhǔn)、比較器電路、上電控制電路。其中帶隙基準(zhǔn)源產(chǎn)生一個不隨溫度、電源電壓和工藝變化的穩(wěn)定電壓，該電壓與通過電阻(R1、R2和R3)分壓產(chǎn)生的電平通過比較器比較，比較器輸出電平控制電容C0充電，滿足復(fù)位電平要求。在電源上電初期，比較器的工作點尚未建立，易發(fā)生誤動作，上電控制電路的控制使電源在較低值下，電容電壓恒為0，通過回差的設(shè)計可以防止電源上電期間的抖動，最后整形電路整形輸出上電復(fù)位信號NPOR。

圖1 上電復(fù)位電路

上電復(fù)位電路中，設(shè)計了一種nA量級極低功耗的電流偏置電路如圖2所示，電路中不含有電阻，且?guī)峨妷汉推秒娏骶cMOS管的閾值電壓無關(guān)，帶隙基準(zhǔn)、比較器和上電控制電路均采用此技術(shù)。

偏置電路啟動電路由M19、M20、M21、M22、M23、M24、M25、M26、M27組成。它幫助高穩(wěn)定電流源發(fā)生電路脫離簡并點而正常工作，高穩(wěn)定電流源發(fā)生電路為其他電路模塊提供偏置電流。電源開始上電，M25的柵壓為低，M25導(dǎo)通，M27的柵壓逐漸升高；當(dāng)M27導(dǎo)通后，VA被拉低，VB變低，M1的柵源電壓升高，MR導(dǎo)通，電流源電路和PTAT電壓產(chǎn)生電路開始工作。當(dāng)M1的柵源電壓穩(wěn)定后，M26導(dǎo)通，M27關(guān)斷，VA、VB、VC、VD各點電壓值由自身工作點決定。

nA量級高穩(wěn)定電流源產(chǎn)生電路由電流源電路、與絕對溫度成正比的PTAT電壓產(chǎn)生電路和偏置電路組成。當(dāng)MOS管工作在亞閾值區(qū)且其源漏電壓大于0.1 V時，其電流表達式為：

(1)

(2)

M5、M6、M7、M8、M9、M10、M14、M15和MR組成電流源電路。設(shè)MR的電流為IR，柵源電壓為VGSR，源漏電壓VDSR，則有：

(3)

(4)

(5)

由于式(5)中不含VTH項，可以改善VTH對IR的影響。考慮載流子遷移率的溫度特性,μ=μ0(T0/T)m，m為常數(shù)約1.5。由以上公式推導(dǎo)可知：

(6)

其中，IR0為與溫度無關(guān)的常數(shù)。由上式看出，IR是僅與溫度成正比，與工藝參數(shù)幾乎無關(guān)的高穩(wěn)定電流。

1.2 暖復(fù)位

暖復(fù)位即為暖復(fù)位引腳(RST)，其低電平有效，外部暖復(fù)位信號來自外部按鍵信號，由于容易引發(fā)抖動和受外部毛刺信號影響，需要進行去毛刺和同步處理。在此多核SoC系統(tǒng)設(shè)計的復(fù)位管理電路中，使用數(shù)字電路設(shè)計中常使用的觸發(fā)器級聯(lián)完成濾波功能，實現(xiàn)防抖動、去毛刺的功能。

1.3 看門狗復(fù)位

在多核SoC系統(tǒng)內(nèi)部設(shè)計了看門狗電路，用于檢測微處理器核的運行情況，當(dāng)出現(xiàn)程序跑飛或微處理器故障時，看門狗電路能夠發(fā)出中斷或復(fù)位信號。

設(shè)計的看門狗復(fù)位源電路原理框圖如圖3所示。

圖3 看門狗原理框圖

圖4 復(fù)位管理模塊結(jié)構(gòu)框圖

看門狗電路的復(fù)位由復(fù)位管理模塊控制，外部暖復(fù)位請求或上電復(fù)位均能引起復(fù)位管理模塊復(fù)位看門狗電路?？撮T狗電路工作時，通過檢測喂狗信號控制內(nèi)部計數(shù)器；當(dāng)開啟看門狗模塊功能時，如果出現(xiàn)喂狗異常或處理程序異常時，看門狗模塊會發(fā)出中斷或復(fù)位請求信號。看門狗電路內(nèi)部計數(shù)器出現(xiàn)第一次溢出，在使能中斷功能情況下，發(fā)出中斷信號；在計數(shù)器出現(xiàn)第二次計數(shù)溢出時，發(fā)出復(fù)位信號?？撮T狗復(fù)位模塊復(fù)位請求信號是一個高電平有效的復(fù)位信號并送至復(fù)位管理模塊，看門狗復(fù)位信號送至復(fù)位管理模塊內(nèi)部需要先用復(fù)位管理模塊的時鐘作同步處理，防止亞穩(wěn)態(tài)問題。

由于設(shè)計的多核SoC系統(tǒng)內(nèi)嵌4個DSP處理器，片上設(shè)計4個結(jié)構(gòu)和功能相同的看門狗模塊。4個看門狗電路產(chǎn)生的復(fù)位請求信號都送至多核SoC系統(tǒng)的復(fù)位管理模塊，復(fù)位管理模塊對4個看門狗復(fù)位請求信號作相同處理，功能與暖復(fù)位一致，任意看門狗復(fù)位請求都會引起復(fù)位管理模塊除調(diào)試復(fù)位外的其他邏輯復(fù)位。

1.4 軟件復(fù)位

由軟件寫操作觸發(fā)引起IP模塊、片上總線、處理器核的復(fù)位，軟件復(fù)位即通過微處理器核配置SoC系統(tǒng)片上的復(fù)位控制器，對片上微處理器核、片上總線、IP模塊進行復(fù)位和復(fù)位釋放。在此多核SoC系統(tǒng)中的復(fù)位管理模塊分配復(fù)位控制管理寄存器的地址，并在復(fù)位管理電路中進行邏輯控制設(shè)計，可通過配置復(fù)位寄存器的值來實現(xiàn)片上SoC系統(tǒng)的軟件復(fù)位功能。在此系統(tǒng)設(shè)計中，對SoC系統(tǒng)內(nèi)的微處理器核和IP模塊分配復(fù)位控制寄存器進行了軟件復(fù)位管理。

2 多核SoC系統(tǒng)復(fù)位管理

復(fù)位管理模塊主要完成整個電路的復(fù)位時序管理，設(shè)計的復(fù)位管理電路應(yīng)用于控制內(nèi)嵌多個處理器核的SoC系統(tǒng)中。設(shè)計的多核SoC系統(tǒng)包含處理器核、片上總線，以及各IP模塊；產(chǎn)生的復(fù)位信號需要有效地控制處理器核、片上總線，以及連接在片上總線的各個高速、低速IP甚至整個多核SoC系統(tǒng)。復(fù)位管理模塊結(jié)構(gòu)框圖如圖4所示，其中復(fù)位管理模塊的復(fù)位源請求集中來自硬件、看門狗定時器、JTAG控制器和軟件的復(fù)位，復(fù)位管理模塊產(chǎn)生的復(fù)位信號能夠驅(qū)動每個模塊和系統(tǒng)的復(fù)位，是設(shè)備安全系統(tǒng)的一個集成部分。

SoC系統(tǒng)的復(fù)位管理電路設(shè)計方案簡圖如圖5所示，主要是由外部復(fù)位請求、上電復(fù)位請求、看門狗復(fù)位以及通過配置寄存器產(chǎn)生的軟件復(fù)位控制而產(chǎn)生；復(fù)位管理模塊產(chǎn)生了全局復(fù)位信號(如圖中的rstn)和每個微處理器核及模塊IP需要的復(fù)位信號。全局復(fù)位信號控制著每個微處理器核、片上總線及其他各個IP模塊。當(dāng)全局復(fù)位信號釋放后，需要經(jīng)過每個模塊部分的相應(yīng)時鐘同步后釋放，才能送至相應(yīng)模塊，這樣可防止亞穩(wěn)態(tài)的產(chǎn)生和傳播(如圖中rstn信號，這里只做了簡要圖示，實際電路中需要用每個模塊的時鐘同步)。另外全局復(fù)位信號和配置寄存器產(chǎn)生的軟件復(fù)位控制著微處理器核和IP模塊的復(fù)位，圖5中dspn_rstn為設(shè)計的SoC內(nèi)部復(fù)位管理模塊控制微處理器核的復(fù)位信號。

圖5 SoC的復(fù)位管理電路設(shè)計框圖

外部復(fù)位、上電復(fù)位、看門狗復(fù)位都需要經(jīng)過用復(fù)位電路使用的時鐘進行同步和除毛刺處理，三者經(jīng)過與門后控制復(fù)位管理電路內(nèi)部的復(fù)位定時器的復(fù)位端；外部復(fù)位、上電復(fù)位以及看門狗復(fù)位任一復(fù)位請求信號，均會使全局復(fù)位信號rstn拉低，并引起復(fù)位內(nèi)部定時器復(fù)位清零。當(dāng)外部復(fù)位、上電復(fù)位及看門狗復(fù)位都解除后，復(fù)位定時器的復(fù)位解除，復(fù)位管理模塊的復(fù)位定時器開始計數(shù)，設(shè)計為內(nèi)部復(fù)位計數(shù)器計數(shù)到定值(一般是大于處理器核的復(fù)位喚醒需要的時間)，計數(shù)器停止計數(shù)并保持定值，釋放全局復(fù)位信號使rstn拉高。

處理器核可通過配置相應(yīng)的復(fù)位控制寄存器，關(guān)閉和開啟相應(yīng)模塊復(fù)位信號，當(dāng)配置復(fù)位控制寄存器為1時，每個模塊復(fù)位釋放，處于正常工作狀態(tài)；當(dāng)配置復(fù)位控制寄存器為0時，使相應(yīng)微處理器及IP模塊復(fù)位，關(guān)閉復(fù)位寄存器控制的微處理器核及IP模塊。另外整個SoC系統(tǒng)及各個IP模塊都采用異步復(fù)位、同步釋放的復(fù)位管理模式，這樣減少了采用同步復(fù)位的資源消耗，也減少了大的系統(tǒng)中異步復(fù)位產(chǎn)生的亞穩(wěn)態(tài)狀態(tài)的發(fā)生，使大的數(shù)字系統(tǒng)電路穩(wěn)定工作。上電復(fù)位、看門狗復(fù)位、外部復(fù)位和產(chǎn)生的全局復(fù)位及處理器核的復(fù)位信號時序關(guān)系如圖6所示。

圖6 復(fù)位源與產(chǎn)生的復(fù)位時序示意圖

3 測試結(jié)果

設(shè)計的多核SoC系統(tǒng)采用標(biāo)準(zhǔn)的SMIC 0.13 μm工藝已完成流片，并在測試基板上進行了流片后芯片的測試。為了更好地測試復(fù)位信號，芯片設(shè)計中已引出某個微處理器核(DSP0)的復(fù)位信號(復(fù)位寄存器默認(rèn)值狀態(tài)下和全局復(fù)位信號一致),引到I/O端口為測試信號。

測試驗證看門狗復(fù)位的正確性，測試結(jié)果顯示，當(dāng)及時喂狗時，全局復(fù)位測試信號保持高電平狀態(tài)，當(dāng)未及時喂狗時，測試全局復(fù)位信號出現(xiàn)一段時間低電平輸出信號，如圖7所示。深色代表引到多核SoC芯片 I/O端口的看門狗復(fù)位請求信號，淺色代表全局復(fù)位信號。可見看門狗復(fù)位出現(xiàn)高電平引起全局復(fù)位為低，并保持一定時間后重新釋放。

外部暖復(fù)位引腳輸入端輸入一個復(fù)位信號，使用示波器觀察復(fù)位輸出信號端是否也相應(yīng)地產(chǎn)生復(fù)位輸出信號。從圖8中可以看出，外部暖復(fù)位信號為低，引起復(fù)位電路為低(深色通道為SoC內(nèi)部引至端口的處理器核復(fù)位信號，淺色通道為外部復(fù)位信號)。

圖7 看門狗復(fù)位引起的全局復(fù)位

圖8 外部復(fù)位功能測試波形

在電源上電過程中，上電復(fù)位使處理器核或者系統(tǒng)的全局復(fù)位信號有起始低電平狀態(tài)，在上電過程中，WDT復(fù)位和外部暖復(fù)位為無效復(fù)位狀態(tài)，只有上電復(fù)位受影響，并設(shè)計需要初始的復(fù)位低電平信號。電路的上電復(fù)位與電源電壓的關(guān)系如圖9所示，測試表明上電復(fù)位信號(2通道)與外部電源(1通道)關(guān)系符合設(shè)計要求，功能正確。

圖9 上電復(fù)位測試波形

在4個DSP的SoC系統(tǒng)調(diào)試界面，配置控制DSP和IP的寄存器，觀測DSP和IP的測試信號，以對測試引腳的DSP的復(fù)位信號進行測試。在DSP界面配置*(int*)0x4000 2000=0x0000 0000；配置DSP0的復(fù)位控制寄存器為0，DSP0復(fù)位，測試引腳信號圖略——編者注，可以看出配置DSP0的寄存器為0，引起DSP0的復(fù)位引腳信號拉低為低電平。

結(jié) 語

本文基于一個內(nèi)嵌多個DSP微處理器控制的SoC芯片的設(shè)計與實現(xiàn)項目為基礎(chǔ)，介紹了一種大規(guī)模多核SoC系統(tǒng)的復(fù)位電路設(shè)計。設(shè)計了多核SoC芯片上電復(fù)位電路， 并結(jié)合其他復(fù)位邏輯控制完成整個復(fù)位管理電路的設(shè)計。設(shè)計的多核SoC芯片成功流片后，在設(shè)計的PCB基板上測試了SoC芯片的復(fù)位相關(guān)信號，驗證了上電復(fù)位、看門狗復(fù)位、外部復(fù)位、軟件復(fù)位對復(fù)位管理電路的影響。結(jié)果表明，設(shè)計的復(fù)位管理電路能夠提供SoC芯片內(nèi)部需要的所有復(fù)位信號，正確控制SoC運行，能夠控制多核SoC正確復(fù)位和復(fù)位釋放后的SoC正常工作。

[1] 孫國志,寧寧,張弛.一種片上系統(tǒng)復(fù)位電路的設(shè)計[J].電子技術(shù)應(yīng)用,2012,38(12):32-35.

[2] 司煥麗,胡楊川.一種適用于SoC的時鐘復(fù)位管理電路設(shè)計[J].通信技術(shù),2013,46(12):104-106.

[3] 張紅莉,高明倫,徐諾.一種基于比較器的新型片內(nèi)上電復(fù)位電路的實現(xiàn)[J].中國集成電路,2004(8):31-35.

[4] 劉迪軍.超大規(guī)模集成電路設(shè)計中的復(fù)位電路設(shè)計[C]//中國通信集成電路技術(shù)與應(yīng)用研討會,2007.

[5] 姜超.SoC系統(tǒng)的時鐘和復(fù)位電路[D].上海:復(fù)旦大學(xué),2005.

[6] 周垚.SoC芯片中低功耗線性穩(wěn)壓器和上電復(fù)位電路設(shè)計[D].南京:東南大學(xué),2011.

張躍玲(設(shè)計師)，主要從事數(shù)字集成電路及大規(guī)模SoC設(shè)計。

Zhang Yueling,Zhao Zhonghui,Bai Tao,Wang Jian,Zhang Jin

(R&D Center in Suzhou,214 Institute of China North Industries,Suzhou 215163,China)

A low-power power-on reset circuit for the multi-core SoC is designed,and a reset management circuit is designed also according to the types of cold reset,warm reset,watchdog reset,software reset and so on.The reset management circuit provides a multi-core SoC system processor,on-chip bus and the reset signal of each IP module,and all of the corresponding asynchronous reset,synchronous release processing.The experiment results show that the designed reset circuit can supply the reset signal in the multi-core SoC and make the SoC work normally.

multi-core SoC system;reset management circuit;power-on reset;asynchronous reset

TN432

A

?士然

2016-06-20)