許明輝

（成都理工大學(xué)信息科學(xué)與技術(shù)學(xué)院，610059）

基于FPGA的任意信號(hào)發(fā)生器設(shè)計(jì)

許明輝

（成都理工大學(xué)信息科學(xué)與技術(shù)學(xué)院，610059）

任意波形信號(hào)發(fā)生器在現(xiàn)代電子設(shè)計(jì)產(chǎn)品中發(fā)揮著巨大的作用，是一種在不斷發(fā)展的數(shù)字信號(hào)技術(shù)、大規(guī)模集成電路工藝中發(fā)展而來(lái)的一種新的測(cè)量工具。滿足人們對(duì)于特殊信號(hào)的要求，也可以模擬實(shí)際生活中各種各樣的信號(hào)，為我們的測(cè)量信號(hào)提供幫助。本文將沿用DDS原理，以FPGA為基礎(chǔ)實(shí)現(xiàn)任意信號(hào)發(fā)生器。

直接頻率合成（DDS）；可編程門(mén)陣列（FPGA）；D/A

0 引言

在電子行業(yè)日益飛速發(fā)展的今天，DDS的技術(shù)日趨成熟，D/A芯片的日趨完善，再加上FPGA等可編程門(mén)陣列的橫空出世，為人們提供了非常豐富的手段去實(shí)現(xiàn)任意波形的產(chǎn)生。在本文中基于FPGA的任意信號(hào)發(fā)生器也是基于DDS原理來(lái)實(shí)現(xiàn)的。

1 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)由EP4CE6E22芯片與外接配置電路組成FPGA最小系統(tǒng)。FPGA的8位端口輸出與DAC芯片AD9708的D0~D7輸入端相連接，之后連接一個(gè)7階巴特沃斯低通濾波器和AD8065組成的信號(hào)放大電路。外部電路濾波、放大部分如圖1所示:

2 FPGA邏輯設(shè)計(jì)

系統(tǒng)的邏輯設(shè)計(jì)由按鍵消抖模塊、波形切換模塊、相位累加（pha）模塊 、數(shù)碼管顯示模塊，以及rom構(gòu)成。按鍵消抖模塊避免按鍵抖動(dòng)引起的控制干擾。波形切換模塊輸出4種波形（FPGA輸出8位數(shù)據(jù)位寬）。在相位累加器中要實(shí)現(xiàn)，每來(lái)一個(gè)時(shí)鐘，相位依次增加，根據(jù)不同的k值，相位增加的步進(jìn)也會(huì)發(fā)生相應(yīng)的變化。寄存器內(nèi)部一開(kāi)始為0，復(fù)位的時(shí)候也為0。ROM的功能主要是存放不同相位（地址）對(duì)應(yīng)的波形的值。利用FPGA內(nèi)部ROM，通過(guò)matlab 得到正弦波，方波，三角波，任意波形對(duì)應(yīng)的512個(gè)點(diǎn)的值。

圖1 濾波、放大電路原理圖

3 測(cè)試結(jié)果

通過(guò)示波器觀察，如圖2我們可以看到當(dāng)FPGA工作主頻為50Mhz，采樣地址512時(shí)，頻率初始值為98.04khz。按下一次頻率步進(jìn)按鍵后，變換相位累加器模塊的K值，設(shè)置步進(jìn)為100Khz，如圖3，改變頻率為195.3Khz（接近200Khz），此后每一次按下按鍵步進(jìn)為100khz左右，由此基本功能已經(jīng)完成。轉(zhuǎn)動(dòng)變組器，幅值也有明顯變化，調(diào)幅功能也基本完成。

圖2 98.14kHz 正弦波

圖3 195.3kHz 正弦波

當(dāng)按下波形切換按鍵時(shí)，出現(xiàn)方波，三角波，半周期正弦，半周期三角波的特殊波形。如圖4所示：

圖4

4 結(jié)論

基于FPGA的DDS任意信號(hào)發(fā)生器能夠產(chǎn)生任意的波形，并且能夠人為設(shè)置頻率輸出，在外部電路可以通過(guò)運(yùn)放來(lái)改變幅值的大小，能夠滿足人們對(duì)于任意信號(hào)發(fā)生器的要求。本文中最小步進(jìn)為將近100Khz，是因?yàn)樽陨鞦PGA的CLK頻率很高，沒(méi)有做分頻處理，可以根據(jù)需要來(lái)改變。輸出信號(hào)的頻率與FPGA自身頻率有關(guān)系，當(dāng)輸出頻率達(dá)到一定值的時(shí)候，波形就會(huì)出現(xiàn)失真。而且因?yàn)镈/A的關(guān)系，輸出數(shù)據(jù)的位數(shù)有限，比如本文中D/A為8位，則輸出的數(shù)據(jù)只能是8位，如果想要更加精確就會(huì)變得很困難?？傊肍PGA做DDS任意信號(hào)發(fā)生器是一個(gè)很有效的方法。

[1]張永瑞 等著.電子測(cè)量技術(shù)基礎(chǔ).西安:西安電子科技大學(xué)出版社.2004.1-15

[2]黃智偉.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐[M].電子工業(yè)出版社.2005（1）33-35

[3]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程.北京航天航空大學(xué)出版社.2008

[4]毛敏.基于DDS的高精度方波信號(hào)發(fā)生器的研究.西安電子科技大學(xué)工學(xué)碩士論文.2006.5-6

圖1 母線區(qū)內(nèi)與區(qū)外故障情況下母線保護(hù)判斷方法示意圖

2.2 基于多Agent技術(shù)的電力系統(tǒng)母線保護(hù)的具體運(yùn)用

在建設(shè)智能化電網(wǎng)的過(guò)程中，很多變電站采取了將保護(hù)下放到各個(gè)開(kāi)關(guān)站的分散式布局形式，本文在將多Agent技術(shù)運(yùn)用于電力系統(tǒng)母線保護(hù)中時(shí)，則同樣采取分布式結(jié)構(gòu)，整個(gè)結(jié)構(gòu)是由協(xié)調(diào)層與執(zhí)行層組成，其中，協(xié)調(diào)層是將Agent設(shè)備作為站內(nèi)的通訊主機(jī)，是網(wǎng)絡(luò)重組與判別兩個(gè)Agent結(jié)構(gòu)組成；執(zhí)行層Agent為母線各連接元件的保護(hù)裝置，是由測(cè)量、狀態(tài)檢測(cè)以及跳閘三個(gè)Agent組成。而經(jīng)過(guò)研究表明，多Agent技術(shù)的母線保護(hù)原理可行，并且能夠排除電流互感器TA飽和的影響，同時(shí)，借助自適應(yīng)能力來(lái)滿足實(shí)際運(yùn)行方式之需，且保護(hù)動(dòng)作較快、運(yùn)行可靠。

3 總結(jié)

綜上，在全面打造智能電網(wǎng)的過(guò)程中，要想實(shí)現(xiàn)電網(wǎng)的安全可靠且高效運(yùn)行，就需要在提高對(duì)電力系統(tǒng)母線保護(hù)重視程度的同時(shí)，積極將人工智能技術(shù)運(yùn)用于其中。本文分別探討了人工神經(jīng)網(wǎng)絡(luò)與多Agent技術(shù)在母線保護(hù)中的具體運(yùn)用，并表明這兩項(xiàng)技術(shù)的運(yùn)用，能夠滿足母線保護(hù)之需。

參考文獻(xiàn)

[1]郭步陽(yáng).試論人工智能技術(shù)在電力系統(tǒng)故障診斷中的應(yīng)用[J].科技創(chuàng)新與應(yīng)用,2015,34:206.

[2]常紅艷.電力系統(tǒng)自動(dòng)化中智能技術(shù)的應(yīng)用[J].電子測(cè)試,2016,18:123-124.

Design of arbitrary signal generator based on FPGA

Xu Minghui
（College of Information Science and Technology, Chengdu University of Technology，610059）

Arbitrary waveform signal generator plays a great role in the design of modern electronic products,is a kind of development in the digital signal technology,the continuous development of large scale integrated circuit technology in a new measurement tool.To meet the requirements of the special signal,but also can simulate the actual life of a variety of signals,to help us to measure the signal.In this paper,we will use the DDS principle to implement any signal generator based on FPGA.

direct frequency synthesis (DDS);programmable gate array (FPGA);D/A