田心宇，姚 英，肖佳偉

(1.西北工業(yè)大學(xué) 365所，西安 710065；2.西安郵電學(xué)院 電信系，西安 710121 )

?

一種新型無(wú)人機(jī)機(jī)載計(jì)算機(jī)同步策略研究

田心宇1，姚 英2，肖佳偉1

(1.西北工業(yè)大學(xué) 365所，西安 710065；2.西安郵電學(xué)院 電信系，西安 710121 )

機(jī)載計(jì)算機(jī)是無(wú)人機(jī)的核心部件，其可靠性高低直接決定了系統(tǒng)的安全;余度技術(shù)作為機(jī)載計(jì)算機(jī)可靠性設(shè)計(jì)的一項(xiàng)重要手段，對(duì)提高系統(tǒng)的應(yīng)變能力，實(shí)現(xiàn)故障隱蔽以消除故障，改善系統(tǒng)性能有十分重要的作用；但是在余度技術(shù)中不同通道之間會(huì)存在一定的時(shí)鐘誤差，如果不進(jìn)行處理將會(huì)使其無(wú)法達(dá)到無(wú)縫切換，從而影響系統(tǒng)的安全;在對(duì)機(jī)載計(jì)算機(jī)內(nèi)部通道間不同步的原因進(jìn)行詳細(xì)分析的基礎(chǔ)上，提出了一種軟、硬件相結(jié)合的同步算法，并以三余度機(jī)載計(jì)算機(jī)為例進(jìn)行了實(shí)際測(cè)試;測(cè)試結(jié)果證明該策略實(shí)現(xiàn)簡(jiǎn)單、同步效果好，異步度完全滿足系統(tǒng)要求且付出的軟、硬件代價(jià)小，顯著提高了全系統(tǒng)的可靠性及可維護(hù)性。

余度；機(jī)載計(jì)算機(jī)；同步；可靠性；可維護(hù)性

0 引言

機(jī)載計(jì)算機(jī)是無(wú)人機(jī)航空電子系統(tǒng)的核心部件，是無(wú)人機(jī)控制與管理的中心。它完成無(wú)人機(jī)的穩(wěn)定及控制，統(tǒng)一管理和調(diào)度機(jī)載電子設(shè)備，實(shí)現(xiàn)飛行控制與管理、定位與導(dǎo)航、任務(wù)規(guī)劃與管理、飛行狀態(tài)采集與處理、任務(wù)設(shè)備控制與管理等功能，機(jī)載計(jì)算機(jī)的可靠性的高低已成為飛機(jī)性能和作戰(zhàn)效能的關(guān)鍵因素。在某種程度上，高可靠性的機(jī)載計(jì)算機(jī)系統(tǒng)己成為現(xiàn)代飛機(jī)的標(biāo)志[1]。

提高機(jī)載計(jì)算機(jī)可靠性最常用的方法是余度技術(shù)，即機(jī)載計(jì)算機(jī)采用多套完全相同的軟、硬件系統(tǒng)構(gòu)成，多套系統(tǒng)同時(shí)工作，當(dāng)出現(xiàn)故障時(shí)系統(tǒng)之間進(jìn)行切換[1-3]。這種方式實(shí)質(zhì)是利用多余的資源來(lái)?yè)Q取整個(gè)系統(tǒng)可靠性的提高。但采用余度技術(shù)的同時(shí)帶來(lái)了機(jī)載計(jì)算機(jī)內(nèi)部多套系統(tǒng)之間的時(shí)間同步問題。針對(duì)上述情況，機(jī)載計(jì)算機(jī)內(nèi)部各系統(tǒng)間的時(shí)間同步問題成為機(jī)載計(jì)算機(jī)系統(tǒng)重構(gòu)的“焦點(diǎn)”。

本文以三余度機(jī)載計(jì)算機(jī)為例設(shè)計(jì)了一套結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便且異步度小于50 μs的通道間時(shí)間同步算法。

1 機(jī)載計(jì)算機(jī)同步策略設(shè)計(jì)

1.1 三余度機(jī)載計(jì)算機(jī)同步策略分析

三余度機(jī)載計(jì)算機(jī)是由3個(gè)通道構(gòu)成，3個(gè)通道的軟、硬件完全相同，一個(gè)通道在線運(yùn)行，另兩個(gè)通道處于“監(jiān)控”狀態(tài)，通道間同步運(yùn)行。外部輸入數(shù)據(jù)一起送入3個(gè)通道，在線運(yùn)行的通道進(jìn)行輸出，通道間對(duì)各自的輸入、輸出結(jié)果進(jìn)行交叉表決。如結(jié)果正常則系統(tǒng)正常輸出；若有一個(gè)通道失效，則定位故障并成功切除，此時(shí)系統(tǒng)降級(jí)為雙機(jī)熱備份系統(tǒng)繼續(xù)運(yùn)行，若又有一個(gè)通道失效并被定位切除則系統(tǒng)運(yùn)行在單機(jī)模式。同雙余度計(jì)算機(jī)系統(tǒng)相比，它為輸出結(jié)果表決提供了第3個(gè)計(jì)算值，對(duì)系統(tǒng)的故障判別提供了新的判據(jù)，具體的就是，在某兩個(gè)通道之間計(jì)算結(jié)果不一致，同時(shí)各通道的監(jiān)控均未發(fā)現(xiàn)本通道的故障時(shí)，將由第3個(gè)通道的計(jì)算結(jié)果決定哪一通道正確，即采用少數(shù)服從多數(shù)的原則[4-5]。

同構(gòu)型三余度機(jī)載計(jì)算機(jī)體系結(jié)構(gòu)如圖2所示，機(jī)載計(jì)算機(jī)3個(gè)通道完全相同，每個(gè)通道由中央處理器(CPU)、模擬量處理模塊(AIO)、串口收發(fā)模塊(SIO)、數(shù)字量輸入輸出接口(DIO)、電源模塊(PS) 以及其他功能模塊構(gòu)成。正常工作時(shí)通道A、通道B及通道C運(yùn)行同一套軟件，同時(shí)接收外部輸入數(shù)據(jù)，將通道A的輸出數(shù)據(jù)進(jìn)行輸出，通道B和通道C處于“監(jiān)控”狀態(tài)，當(dāng)其中一個(gè)通道故障時(shí)，系統(tǒng)自動(dòng)降為雙余度系統(tǒng)。

圖2 三余度機(jī)載計(jì)算機(jī)系統(tǒng)架構(gòu)框圖

三余度機(jī)載計(jì)算機(jī)監(jiān)控表決運(yùn)行時(shí)要選取三通道中最健康的一個(gè)通道成為控制通道，這一選取過程就依賴于表決算法。 三余度機(jī)載計(jì)算機(jī)通道間表決邏輯狀態(tài)表如表1所示。

如表1所示，A、B、C三通道的狀態(tài)由自檢測(cè)結(jié)果給出，通道健康為“1”，故障為“0”。表1給出了三通道各自的運(yùn)行模態(tài)。三通道的優(yōu)先級(jí)是：1、通道A，2、通道B，3、通道C。

表1 三余度機(jī)載計(jì)算機(jī)通道間表決邏輯狀態(tài)表

三余度機(jī)載計(jì)算機(jī)通道間誤差的產(chǎn)生原因主要有：

1) 通道間操作系統(tǒng)啟動(dòng)耗時(shí)差異；

2) 通道間處理器基準(zhǔn)時(shí)鐘的累積誤差。

由于機(jī)載計(jì)算機(jī)通常使用嵌入式系統(tǒng)，處理器之間的差異造成使用同種操作系統(tǒng)的不同處理器之間的啟動(dòng)時(shí)間會(huì)有差異，其差異大小各有不同。

機(jī)載計(jì)算機(jī)上電后送出窄幅脈沖，采用示波器觀測(cè)三通道之間的啟動(dòng)差異示波器采集步長(zhǎng)為0.5 s，三余度機(jī)載計(jì)算機(jī)通道間操作系統(tǒng)啟動(dòng)耗時(shí)差異如圖3、4所示。

如圖3所示，A通道比B通道啟動(dòng)時(shí)間滯后約2 s，A通道比C通道啟動(dòng)時(shí)間滯后約3.5 s，這種差異導(dǎo)致三通道執(zhí)行任務(wù)的時(shí)間無(wú)法統(tǒng)一。

圖3 3通道操作系統(tǒng)啟動(dòng)耗時(shí)差異圖

采用如下方法觀察通道間的誤差累計(jì)。機(jī)載計(jì)算機(jī)上電后并對(duì)3個(gè)通道進(jìn)行開機(jī)同步后，三通道任務(wù)以10 ms為周期，周期性送出窄幅低電平脈沖。三通道間誤差累計(jì)情況如圖4所示。

圖4 三通道間誤差累計(jì)情況

觀測(cè)到時(shí)鐘誤差不斷累積，約20 min后三通道中，A通道比B通道滯后約8 ms， A通道比B通道滯后約5 ms，這種誤差在飛行過程中是致命的，它會(huì)對(duì)全系統(tǒng)的飛行安全產(chǎn)生嚴(yán)重的威脅，因此通道間除了開機(jī)同步外, 還需要進(jìn)行周期性同步。

為實(shí)現(xiàn)三臺(tái)機(jī)載計(jì)算機(jī)間的同步，采用以軟件為主，軟/硬結(jié)合的雙握手同步算法實(shí)現(xiàn)通道同步。實(shí)現(xiàn)同步算法，要求硬件上要有專用的同步信號(hào)傳輸總線，因此我們使用機(jī)載計(jì)算機(jī)的數(shù)字I/O接口來(lái)實(shí)現(xiàn)這個(gè)功能。為使通道同步工作軟件上提出一套握手協(xié)議來(lái)實(shí)現(xiàn)同步。

如圖5所示，每臺(tái)機(jī)載計(jì)算機(jī)內(nèi)有一個(gè)數(shù)字量輸出口DO，用以輸出同步握手信號(hào)給另一通道；并有兩個(gè)數(shù)字量輸入口DI，用于接收另兩兩臺(tái)機(jī)載計(jì)算機(jī)的同步輸入信號(hào)。

同步握手算法：機(jī)載計(jì)算機(jī)進(jìn)入同步后，首先關(guān)中斷，接著輸出一個(gè)“邏輯高”同步DO信號(hào)，然后在限定時(shí)段內(nèi)查詢另兩通道響應(yīng)的“邏輯高”DI信號(hào)；在握手成功后，打開中斷，三通道均將DO信號(hào)輸出邏輯低。同步算法的周期與定時(shí)任務(wù)周期一致為10 ms，即每10 ms都要進(jìn)行一次同步。

圖5 三余度同步硬件設(shè)計(jì)示意圖

1.2 三余度機(jī)載計(jì)算機(jī)同步算法設(shè)計(jì)

針對(duì)三臺(tái)機(jī)載計(jì)算機(jī)間操作系統(tǒng)啟動(dòng)過程中的啟動(dòng)耗時(shí)差異，提出開機(jī)同步概念。軟件流程如圖6所示。

圖6 開機(jī)同步軟件流程圖

開機(jī)同步實(shí)現(xiàn)算法: 系統(tǒng)加電后，處理器通過DO引腳向另一個(gè)處理器發(fā)出同步信號(hào)，同時(shí)采集另一臺(tái)機(jī)載計(jì)算機(jī)所發(fā)出的同步信號(hào)，當(dāng)機(jī)載計(jì)算機(jī)在發(fā)出同步信號(hào)并采集到另一個(gè)機(jī)載計(jì)算機(jī)的同步信號(hào)后，開機(jī)同步成功，并轉(zhuǎn)入實(shí)時(shí)任務(wù)周期。若機(jī)載計(jì)算機(jī)發(fā)出同步信號(hào)后未采集到另一個(gè)機(jī)載計(jì)算機(jī)的同步信號(hào)，則等待；同時(shí)繼續(xù)采集另一機(jī)載計(jì)算機(jī)的同步信號(hào)，如等待5 s后還沒有采集到另一機(jī)載計(jì)算機(jī)的同步信號(hào)，則認(rèn)為另一機(jī)載計(jì)算機(jī)故障，且置為永久故障，并將該機(jī)載計(jì)算機(jī)隔離，進(jìn)入雙機(jī)工作模式。

開機(jī)同步軟件運(yùn)行在系統(tǒng)加電后初始化過程中。將開機(jī)同步軟件封裝為一個(gè)函數(shù)：void Star Synchronization (void), 該函數(shù)只在開機(jī)后調(diào)用一次，以消除三臺(tái)機(jī)載計(jì)算機(jī)啟動(dòng)耗時(shí)誤差。

針對(duì)通道間處理器基準(zhǔn)時(shí)鐘的累積誤差，提出了10 ms周期性同步概念。軟件流程圖如圖7所示。

圖7 10 ms周期性同步軟件流程圖

開機(jī)同步完成后，系統(tǒng)轉(zhuǎn)入到10 ms任務(wù)周期，在執(zhí)行10 ms周期性任務(wù)之前需進(jìn)行10 ms周期同步，10 ms周期性同步實(shí)現(xiàn)算法: 函數(shù)首先禁止所有中斷, 判斷另一個(gè)通道是否可用，若不可用則進(jìn)入單機(jī)工作模式，若可用，進(jìn)入同步。通過DO向另一個(gè)處理器發(fā)出同步信號(hào)，同時(shí)采集另一個(gè)處理器發(fā)出的同步信號(hào)，若采集到同步信號(hào)后使能中斷，進(jìn)入10 ms定時(shí)任務(wù)。若未采集到同步信號(hào)則等待并繼續(xù)采集，若50 μs內(nèi)還沒有采集到同步信號(hào)，使能中斷，并將失步次數(shù)加1，如果連續(xù)10 次不能同步，則進(jìn)入同步恢復(fù)階段。將10 ms任務(wù)周期同步軟件封裝為一個(gè)函數(shù): void Cycle Synchronization (void), 該函數(shù)在10 ms任務(wù)執(zhí)行前執(zhí)行，以消除兩臺(tái)機(jī)載計(jì)算機(jī)處理器晶振的累積誤差。

如10 ms同步任務(wù)執(zhí)行失敗則進(jìn)入同步回復(fù)階段，同步恢復(fù)算法軟件流程圖如圖8所示。

圖8 同步恢復(fù)算法軟件流程圖

同步恢復(fù)算法：如果如果連續(xù)10 次未能同步，則未同步上的通道屏蔽所有中斷，采集同步信號(hào)，如果11 ms內(nèi)都未能采集到同步信號(hào)，則認(rèn)為同步恢復(fù)失敗，該通道記為永久故障，系統(tǒng)進(jìn)入雙余度工作模式。由于此部分軟件與10 ms同步任務(wù)密切相關(guān)，所以將其封裝進(jìn)10 ms任務(wù)周期同步軟件中。

2 實(shí)例測(cè)試與分析

我們使用一臺(tái)基于本文介紹的余度算法設(shè)計(jì)的三余度機(jī)載計(jì)算機(jī)進(jìn)行測(cè)試。

三套系統(tǒng)以10 ms為周期，周期性送出窄幅低電平脈沖。機(jī)載計(jì)算機(jī)開機(jī)運(yùn)行20分鐘后，系統(tǒng)間誤差累計(jì)情況如圖9所示。

如圖9所示，經(jīng)過機(jī)載計(jì)算機(jī)開機(jī)及10 ms周期性同步執(zhí)行后三余度機(jī)載計(jì)算機(jī)內(nèi)的開機(jī)誤差及累計(jì)誤差消失，機(jī)載計(jì)算機(jī)間完成了同步，證明本算法切實(shí)可行，且解決了三余度機(jī)載計(jì)算機(jī)系統(tǒng)同步問題。

3 結(jié)論

本文設(shè)計(jì)的三余度機(jī)載計(jì)算機(jī)同步策略經(jīng)實(shí)踐驗(yàn)證表明，機(jī)載計(jì)算機(jī)通道間時(shí)間同步算法同步效果好，異步度完全滿足要求。提高系統(tǒng)的可靠性及可維護(hù)性，而為此付出的軟硬件代價(jià)較小。

[1] 張小林. 小型飛行器機(jī)載計(jì)算機(jī)的余度設(shè)計(jì)技術(shù)西北上業(yè)大學(xué)學(xué)報(bào)，2001, 19(2) : 274- 278.

[2] Chen P, Xu H C.Aviation electron system BIT summary [J]. China Water Transport(Academic Version), 2002,6(2):108-110.

[3] ATCS Jeffrey J. Application of trend analysis methodologies on built-in-test (BIT) (and non-BIT)systems in a operational U.S. navy fighter/attack squadron[A]. 2005 IMTC-Instrumentation and Measurement Technology Conference[C]. Ottawa, Canada, 2005.

[4] 曾天翔.電子設(shè)備測(cè)試性及診斷技術(shù)[M]北京：航空工業(yè)出版社，1996.

[5] 溫熙森， 徐永成， 易曉山， 等. 智能機(jī)內(nèi)測(cè)試?yán)碚摷皯?yīng)用[M]. 北京：國(guó)防工業(yè)出版社，2001.

Research on a New Type Synchronization Design Technology of UAV Airborne Computer

Tian Xinyu1， Yao Ying2，Xiao Jiawei1

(1.No 365 Institute, Northwestern Polytechnical University, Xi′an 710065, China；2.Department of Electronic and Information Engineering, Xi′an University of Post and Telecommunications, Xi′an 710121, China)

The airborne computer is the core component of the UAV, the reliability of the airborne computer influences the survival ability of the whole system. Redundant technology is an important method in airborne computer reliability design. It can improve the adaptability of system, realize avoiding malfunction by error concealment, improve system performance. But there are clock error between different channels, the seamless switching can’t be realized and the system safety will be affected with it. Based on the analysis of non-synchronization between each channels in airborne computer, a synchronization method of software and hardware is put forward. A detailed algorithm design of the tri-redundancy structure in airborne computer is given. The method and strategy is effective to system synchronize, the system asynchronization is satisfied the requirement through actual test with low cost of software and hardware. The reliability and maintainability of system have been improved.

redundency; airborne; synchronization;reliability; maintainability

2015-12-03；

2016-01-06。

國(guó)家自然科學(xué)基金(60134010)。

田心宇(1977-)，男，陜西漢中人，高級(jí)工程師，博士，主要從事無(wú)人機(jī)系統(tǒng)及機(jī)載計(jì)算機(jī)方向的研究。

1671-4598(2016)06-0185-04

10.16526/j.cnki.11-4762/tp.2016.06.051

TH873.7

A