覃遠年，鄒川，滕召宇

（桂林電子科技大學信息與通信學院，廣西 桂林 541004）

60 GHz無線收發(fā)實驗平臺的探究

覃遠年，鄒川，滕召宇

（桂林電子科技大學信息與通信學院，廣西 桂林 541004）

詳細介紹了一種60 GHz無線收發(fā)實驗平臺設計方案，由改進后的NI USRP（收發(fā)模塊）、NetFPGA（數(shù)據(jù)處理模塊）和PC（主控模塊）組成，NI USRP與NetFPGA通過吉比特網(wǎng)口連接，NetFPGA依靠 PCI與PC連接，實驗平臺工作在Linux系統(tǒng)上，并輔以LabVIEW做編程和測試分析，能實現(xiàn)1 Gbit／s以上的理論傳輸速率。該實驗平臺方案的收發(fā)模塊和數(shù)據(jù)處理模塊均可編程，Linux通過PCI對數(shù)據(jù)流進行捕獲、分類、限速等操作，整個平臺具有較好的開放性和拓展性，為進一步研究60 GHz通信中的信道建模、時隙分析、多址接入算法等問題提供了便利。

無線通信；60 GHz；NI USRP；NetFPGA；實驗平臺

1 引言

現(xiàn)代移動通信的高速發(fā)展，使中低頻段的頻譜資源趨于飽和。我國的5G無線技術構架已明確指出，6～100 GHz高頻新空口是實現(xiàn)1 Gbit／s用戶體驗速率、數(shù)十Gbit／s峰值速率和數(shù)十 Tbit／（s·km2）流量密度的主要技術挑戰(zhàn)。

60 GHz毫米波通信憑借其大帶寬、免許可、高速率、小干擾等優(yōu)勢，引起國內外學者的研究熱情。各個國家和地區(qū)對60 GHz頻段劃分有所區(qū)別，美國、加拿大和韓國分配的頻譜范圍為 57～64 GHz，歐洲為 57～66 GHz，日本為 59～66 GHz，中國為 59～64 GHz。IEEE 802.11ad 標準將頻譜范圍劃分為若干個子信道，每個子信道的標準帶寬為2.16 GHz。在單載波（SC）模式下，可實現(xiàn) 1～5 Gbit／s的高速傳輸，在低功耗單載波（LPSC）模式下，可實現(xiàn) 1～2.5 Gbit／s的低速傳輸。IEEE 802.11ad制定的關于60 GHz的標準，國際上獲得了較多研究人員的認可。我國在2008年成立了中國無線個域網(wǎng)（CWPAN）標準工作組，參照IEEE 802.11ad協(xié)議，制定符合我國需求的下一代無線局域網(wǎng)標準。表1為IEEE 802.11ad的信道劃分方案。

表1 IEEE 802.11ad的信道劃分方案

對于60 GHz無線通信系統(tǒng)的研究，必須有合適的實驗開發(fā)平臺。60 GHz無線實驗平臺對于收發(fā)器的物理層（physical layer，PHY）和介質接入控制（media access control，MAC）層提出了非常高的挑戰(zhàn)，而且要求實驗平臺具有一定的開放性和可擴展性，方便研究者直觀快捷地獲取實驗數(shù)據(jù)，并能及時做出調整改進。本文針對這個問題，提出一種60 GHz無線收發(fā)實驗平臺設計方案，由改進后的NI USRP（national instruments USRP）（收 發(fā) 模 塊 ）、NetFPGA （net field-programmable gate array）（數(shù)據(jù)處理模塊）和 PC（personal computer）（主控模塊）組成，實驗平臺的靈活度較高，理論傳輸速率達到吉比特以上。此方案可以為研究人員提供一定參考。

2 60 GHz無線實驗平臺的發(fā)展現(xiàn)狀

60 GHz無線收發(fā)系統(tǒng)主要包括PHY和MAC，PHY規(guī)定了收發(fā)機的基本工作模式，MAC定義了不同設備之間的通信協(xié)議，涉及多址技術、無線資源管理和QoS等。

芯片方面，總體來看，基于CMOS技術的PHY集成芯片已經達到了比較好的性能，2011年日本東京工業(yè)大學在ISSCC發(fā)布了 16QAM直接轉換收發(fā)機［1］，采用 65 nm CMOS工藝，配置陣列天線時最大數(shù)據(jù)速率10 Gbit／s（QPSK調制下）、16 Gbit／s（16QAM 調制下）；發(fā)射和接收功率分別為181 mW和138 mW。而PHY和MAC全集成的IC（集成電路），目前的報道相對較少，比如2012年日本東芝公司在固態(tài)電路期刊上發(fā)表的短距離點對點全集成芯片組［2］，PHY速率為 2.62 Gbit／s，MAC 速率為 2.07 Gbit／s，能量比特比為651 pJ／bit。國內PHY集成芯片的研發(fā)已經取得了一定的進展，中國科學院微電子研究所于2011年在《集成電路設計與應用》上公布的90 nm CMOS工藝的60 GHz射頻前端電路，轉換增益為17 dB，接收功耗為38.4 mW。許多企業(yè)、高校和科研院所正致力于PHY和MAC全集成芯片組的研究。

實驗平臺方面，德國R&S公司于2015年4月在《電信網(wǎng)技術》上發(fā)表的5G系統(tǒng)測試解決方案［3］，在外接模擬I／Q輸入下，通過高頻矢量信號發(fā)生器SMW200A和外部混頻模塊，可實現(xiàn)最高頻率100 GHz、最大帶寬2 GHz的信號輸出；在信號接收方面，F(xiàn)SW型號的矢量信號分析儀可輸入信號的最高頻率為67 GHz，外接混頻模塊可輸入最高頻率100 GHz，帶寬 500 MHz。2015年5月，美國是德科技（原安捷倫電子測量事業(yè)部）在《電信網(wǎng)技術》發(fā)文［4］，其寬帶任意波形發(fā)生器M8190A和微波矢量信號源E8267D PSG能產生帶寬 2 GHz、頻率250 kHz～44 GHz的信號，同時，其信號分析儀N9040B的輸入信號頻率范圍為 3 Hz～26.5 GHz，I／Q 解調帶寬為 510 MHz，90000 系列信號分析儀可輸入最高信號頻率為63 GHz。

3 平臺要求

筆者的目標是實現(xiàn)吉比特量級的傳輸速率，實驗平臺必須在信號收發(fā)和數(shù)據(jù)處理方面都具備相應的處理能力。60 GHz無線通信系統(tǒng)尚處在研究階段，不可避免地會遇到各種問題，需要及時做出調整和修改，后續(xù)關于完整收發(fā)系統(tǒng)、時隙分配、信道及噪聲估計、均衡等的研究都是探索性的，要求實驗平臺具有一定的開放性和可擴展性，方便研究者直觀快捷地獲取實驗數(shù)據(jù)，并及時調整改進。模塊間的接口問題也應該引起注意，PC（個人計算機）要實現(xiàn)對數(shù)據(jù)流的捕獲、分類和速率控制等操作，就必須與實驗平臺有很好的數(shù)據(jù)交換能力：一方面，傳統(tǒng)的USB、串口等接口無法支持過高的數(shù)據(jù)傳輸；另一方面，為了簡化結構，節(jié)約成本，目標接口最好在PC主板上存在，或者經過低成本的轉換得以實現(xiàn)。

4 硬件模塊分析

4.1 收發(fā)模塊

實現(xiàn)60 GHz無線收發(fā)的關鍵之一是確定收發(fā)前端結構，目前比較流行的前端結構有兩種：零中頻結構和超外差結構。為了方便對比零中頻結構接收機與超外差結構接收機的大致性能，本文選取了國內外較具代表性的6款IC，見表 2。

（1）零中頻結構接收機

零中頻結構接收機是一種直接變換接收機，射頻信號經過帶通濾波器后，送入低噪放大器 （low noise amplifier，LNA）進行放大處理，再送入混頻器，與本振信號（local oscillator，LO）混合后產生兩路正交的基帶信號。零中頻接收機具有結構簡單、線性度好、功耗低的優(yōu)點，但是會產生直流偏移、I／Q通道不平衡的問題。零中頻結構接收機前端結構如圖1所示。

圖1 零中頻接收機前端結構

（2）超外差結構接收機

超外差結構接收機為分步式接收機，射頻信號經過LNA放大后，進入一級混頻器，得到中頻（intermediate frequency，IF）信號，再送入二級混頻器得到基帶信號。超外差結構接收機的優(yōu)點是頻率選擇性好、轉換增益高，但是引入了較多的諧波頻率，鏡像頻率抑制度差。超外差接收機前端結構如圖2所示。

由于零中頻結構簡單，易于集成，功耗較低，且可以通過在數(shù)字化的I／Q數(shù)據(jù)流中實現(xiàn)直流偏移歸零；由表2的6款IC性能對比可知，零中頻結構也可以做到較好的轉換增益和較小的噪聲系數(shù)。基于以上考慮，本文采用零中頻結構作為60 GHz無線收發(fā)實驗平臺的前端設計。

4.2 數(shù)據(jù)采集模塊

在接收端，60 GHz信號經混頻器轉換為基帶信號，根據(jù)IEEE 802.11ad協(xié)議規(guī)定，每個子信道的標準帶寬為2.16 GHz，按照奈奎斯特采樣定理，要完整恢復原始信號，ADC（模數(shù)轉換控制器）的采樣率最低為4.32 GS／s（即每秒采集到的點數(shù)，G表示109），然而這樣高性能的ADC價格過于昂貴，另外，ADC允許的模擬帶寬應該足夠大，以免在處理信號時出現(xiàn)嚴重的失真。

為了實現(xiàn)較高的等效采樣率，同時提供較大的模擬帶寬，參考文獻［11］提出了一種基于采樣變換的超寬帶接收機設計方法，其數(shù)據(jù)采集部分由一個跟蹤保持放大器（T／H）、一個ADC和一個可編程延時芯片組成，跟蹤保持放大器使ADC的模擬帶寬擴展為5 GHz，利用延時芯片和較低采樣率的ADC即可實現(xiàn)8 GS／s的等效采樣率，滿足60 GHz接收機的要求。參考文獻［11］中基于采樣變換的超帶寬接收機架構如圖3所示。

表2 零中頻與超外差接收機性能對比

圖2 超外差接收機前端結構

圖3 基于采樣變換的超帶寬接收機架構

USRP是美國NI公司的一款優(yōu)秀的零中頻射頻收發(fā)器，具有兩組發(fā)射／接收天線，一個吉比特網(wǎng)口用于與其他網(wǎng)絡設備進行數(shù)據(jù)交換，通信范圍覆蓋了無線廣播、數(shù)字電視、GSM 蜂窩小區(qū)、GPS、IEEE 802.11 （Wi-Fi）和 ZigBee等標準頻段。依托LabVIEW較好的數(shù)據(jù)采集和分析功能以及圖形化的編程語言，能較大地縮短研發(fā)周期，減少設備成本投入，但這款產品的工作頻率大致在50 MHz～5.9 GHz，ADC 采樣率只有 100 MS／s（M 表示 106），帶寬 20 MHz，無法適應60 GHz無線通信，市面上也鮮有適宜研究的60 GHz收發(fā)機幫助完成60 GHz無線收發(fā)實驗平臺的搭建，因此，本文參考了USRP的優(yōu)秀電路設計，并考慮用上文所述的零中頻60 GHz接收前端代替USRP的射頻前端。具體的改進措施是，屏蔽USRP前端電路，取而代之的是60 GHz無線芯片組，同時，參考文獻［9］的采樣變換思想，重新設計USRP的ADC電路。這樣，改進后的USRP可以工作在60 GHz頻段，有望實現(xiàn)大帶寬高速率的傳輸，LabVIEW提供的虛擬測試儀器和可編程方案免去了購買高頻矢量信號發(fā)生器、信號分析儀和其他轉接設備的高昂費用，其便利性和靈活性使研究人員得以把更多的精力投入信道建模、時序分析等工作。圖4是USRP改進后的硬件原理。

4.3 數(shù)據(jù)處理模塊

解決了收發(fā)前端的問題，接下來要考慮實驗平臺數(shù)據(jù)處理部分的硬件要求。吉比特的數(shù)據(jù)流要求設備具有快速的處理能力，F(xiàn)PGA憑借其主頻高、讀取快和并行執(zhí)行能力，成為了60 GHz無線接收實驗平臺的數(shù)據(jù)處理芯片的理想選擇。NetFPGA的具體硬件參數(shù)請參看《NetFPGA用戶手冊》。它的4組 1 Gbit／s標準以太網(wǎng)口和PCI（peripheral component interconnect）總 線 接 口 保 證了 吉比特速率的數(shù)據(jù)傳輸。

4.4 操作系統(tǒng)和測控軟件

Linux操作系統(tǒng)優(yōu)秀的網(wǎng)絡性能和穩(wěn)定性、安全性是各大公司選擇其作為服務器系統(tǒng)的主要原因，60 GHz無線通信系統(tǒng)對網(wǎng)絡性能、穩(wěn)定性等有較高的要求，因此，選擇Linux作為上位機系統(tǒng)，實現(xiàn)數(shù)據(jù)分組的捕獲、歸類以及數(shù)據(jù)流的限速、加解密等操作。LabVIEW是科學研究和工程領域主要的圖形編程開發(fā)環(huán)境，廣泛應用于仿真、數(shù)據(jù)采集、儀器控制、測量分析及嵌入式應用系統(tǒng)的開發(fā)。LabVIEW對NI USRP編程，并輔助NI USRP完成數(shù)據(jù)收發(fā)、采集、檢測和分析。

4.5 模塊間的接口

實驗平臺主要由3個模塊組成，分別為NI USRP、NetFPGA和PC，在接口方面，如上文所述，NI USRP和NetFPGA都具有吉比特以太網(wǎng)口，可以通過該端口進行數(shù)據(jù)交換；NetFPGA自帶PCI，而PCI插槽幾乎存在于所有的PC主板，因此，NetFPGA與PC通過PCI互連。

圖4 改進USRP硬件原理

基于以上考慮，確定以改進后的NI USRP作無線收發(fā)模塊，NetFPGA作數(shù)據(jù)處理模塊，借助Linux的網(wǎng)絡性能和LabVIEW的輔助測試，通過以太網(wǎng)口和PCI把各模塊有機組合，搭建了60 GHz無線收發(fā)實驗平臺。

5 無線收發(fā)實驗平臺設計與仿真

60 GHz無線收發(fā)實驗平臺的模型如圖5所示。下面簡要介紹系統(tǒng)的數(shù)據(jù)收發(fā)過程。

發(fā)射端：Linux1將用戶數(shù)據(jù)封裝為PCAP格式的數(shù)據(jù)分組（packet），通過 PCI送至 NetFPGA1，并存儲于 SRAM。同時，NetFPGA1對數(shù)據(jù)分組進行時隙分配、波速控制和QoS管理等處理。借助NetFPGA Kernel Driver，可以在Linux上對數(shù)據(jù)分組的發(fā)送個數(shù)、發(fā)送時延、發(fā)送速率做出精確配置，指定發(fā)送的端口，也可以統(tǒng)計數(shù)據(jù)發(fā)送所用時間、總字節(jié)數(shù)和標記時間戳等信息。上述配置完成后，數(shù)據(jù)分組經由特定網(wǎng)絡端口（假設從端口0）發(fā)出，進入NI USRP1的數(shù)據(jù)緩沖控制器，數(shù)據(jù)緩沖控制器與上變頻器和DAC模塊一起完成數(shù)模轉換工作，通過LabVIEW 的圖形 化編 程 實現(xiàn) MASK／MFSK／MPSK／MDPSK等多種調制，經過OFDM（或其他方式）后，調制到60 GHz頻段，調用虛擬儀器可以獲取信號在各個節(jié)點的頻譜、相位等信息。接著，信號經過濾波和相位修正后，由天線發(fā)射出去。

接收端：NI USRP2接收到信號后，經過相位修正、濾波、解調，得到原數(shù)據(jù)分組，送入接收緩沖控制器，經由高速網(wǎng)絡端口進入 NetFPGA2，解碼、解密后交給Linux2進行相應的處理。

至此，系統(tǒng)完成了一次數(shù)據(jù)的發(fā)送和接收工作。圖6是Linux終端顯示以太網(wǎng)口的數(shù)據(jù)監(jiān)測，它統(tǒng)計了某一時段收到的數(shù)據(jù)分組個數(shù)、總字節(jié)數(shù)以及傳輸速率，圖6中顯示端口1的數(shù)據(jù)傳輸速率為 967.23 Mbit／s，如果 4個端口同時傳送數(shù)據(jù)，那么其理論的極限速率將達到4 Gbit／s。圖7是對圖6時段內數(shù)據(jù)分組的捕獲，并統(tǒng)計分組丟失率，圖7中顯示該段時間捕獲的數(shù)據(jù)分組個數(shù)與圖6發(fā)送的個數(shù)基本一致，分組丟失率接近0。

由于NI USRP和NetFPGA都具有可編程能力，借助相應軟件可以獲取實時數(shù)據(jù)分析，研究人員可以在此平臺上進行信道建模、時隙分析、多址接入算法等研究，該平臺具有較好的開放性和拓展性。

圖5 60 GHz無線收發(fā)實驗平臺模型

圖6 以太網(wǎng)口的數(shù)據(jù)監(jiān)測

圖7 數(shù)據(jù)分組的捕獲和統(tǒng)計

6 結束語

本文介紹了各國家和地區(qū)對60 GHz頻段的劃分，指出60 GHz技術將在未來5G架構的高頻新空口應用中扮演重要角色，詳細分析了搭建“NI USRP+NetFPGA+PC”作為60 GHz無線通信實驗平臺的理論依據(jù)，并對NI USRP的前端結構數(shù)據(jù)采集部分進行合理改進，實驗表明該實驗平臺的單個端口數(shù)據(jù)傳輸速率接近1 Gbit／s，若4個端口同時傳輸數(shù)據(jù)，其理論極限速率將達到4 Gbit／s。該實驗平臺具有較高的開放性和擴展性，為進一步研究60 GHz通信中的信道建模、時隙分析、多址接入算法等問題提供了便利。

［1］ASADA H，BUNSEN K，MATSUSHITA K，et al.A 60 GHz 16 Gb／s 16QAM low-power direct-conversion transceiver using capacitive cross-coupling neutralization in 65 nm CMOS ［C］／／2011 IEEE Asian Solid State Circuits Conference （A-SSCC），November 14-16，2011，Jeju，Korea.New Jersey：IEEE Press，2011：373-376.

［2］MITOMO T，TSUTSUMI Y，HOSHINO H，et al.A 2 Gb／s-throughput CMOS transceiver chipset with in-package antenna for 60 GHz short-range wireless communication ［C］／／2012 IEEE International Solid-State Circuits Conference Digest of Technical Papers （ISSCC），December 19-23，2012，San Francisco，California，USA.New Jersey：IEEE Press，2012：266-268.

［3］ 馮宇.5G 概述及 R&S 測試解決方案［J］.電信網(wǎng)技術，2015（4）：1-7.FENG Y.Summary of 5G and experimental solutions by R&S［J］.Telecommunications Network Technology，2015（4）：1-7.

［4］李峰.5G毫米波和超寬帶信號的驗證和測試 ［J］.電信網(wǎng)技術，2015（5）：1-6.LI F.The tests and validations of 5G and UWB sinals ［J］.Telecommunications Network Technology，2015（5）：1-6.

［5］TSURU M，TANAKA T，INAGAKIR，etal.Flip-chip assembled 60 GHz CMOS receiver front-end ［C］／／2012 IEEE MTT-S International Microwave Workshop Series on Millimeter Wave Wireless Technology and Applications （IMWS），September 18-20，2012，Nanjing，China.New Jersey：IEEE Press，2012：1-4.

［6］郭瑞，楊浩，張海英.基于 90nm CMOS工藝的60 GHz射頻接收前端電路設計［J］.半導體技術，2011，36（10）：786-790.GUO R，YANG H，ZHANG H Y.60 GHz RF receiver front-end in 90 nm CMOS process ［J］.Semiconductor Technology，2011，36（10）：786-790.

［7］AFSHAR B，WANG Y，NIKNEJAD A M.A robust 24 mW 60 GHz receiver in 90nm standard CMOS ［C］／／EEE International Solid-State Circuits Conference of Digest of Technical Papers，F(xiàn)ebruary 3-7，2008，San Francisco，California，USA.New Jersey：IEEE Press，2008：182-605.

［8］PINEL S，SARKAR S，SEN P，et al.A 90 nm CMOS 60 GHz radio ［C］／／IEEE International Solid-State Circuits Conference of Digest of Technical Papers，F(xiàn)ebruary 3-7，2008，San Francisco，California，USA.New Jersey：IEEE Press，2008：130-601.

［9］EMAMI S，DOAN C H，NIKNEJAD A M，et al.A highly integrated 60 GHz CMOS front-end receiver ［C］／／IEEE InternationalSolid-State Circuits Conference ofDigestof TechnicalPapers，F(xiàn)ebruary 11-15， 2007，San Francisco，California，USA.New Jersey：IEEE Press，2007：190-191.

［10］INAGAKI R，TANAKA T，TSURU M，et al.A 5 GHz／60 GHz receiver front-end IC in 90nm CMOS technology ［C］／／The 9th European Microwave Integrated Circuit Conference （EuMIC），October 6-7，2014，Rome，Italy.New Jersey：IEEE Press，2014：21-24.

［11］于慶法，謝義方，黃永輝.基于變換采樣的超寬帶接收機設計［J］. 電子設計工程，2015（4）：88-91.YU Q F，XIE Y F，HUANG Y H.A UWB receiver design based on transform sampling ［J］.Electronic Design Engineering，2015（4）：88-91.

Study of wireless experiment platform in 60 GHz

QIN Yuannian，ZOU Chuan，TENG Zhaoyu
School of Information and Communication，Guilin University of Electronic Technology，Guilin 541004，China

A scheme of 60 GHz wireless experimental platform was presented.The platform was made up of NI USRP （transceiver module），NetFPGA （data processing module）and PC （control module）.NI USRP was connected with NetFPGA by Gigabit Nthernet interfaces，while NetFPGA was connected with PC by PCI-bus.This experiment platform works on Linux with the help of LabVIEW.The transceiver and data process module are reprogrammable.Many operations such as data stream capturing，classification and speed limit could be done with Linux and PCI.The platform has good performances in open-ended and expansibility.That would be convenient for farther research in channel modeling，timeslot allocation and multiple access algorithms.

wireless communication，60 GHz，NI USRP，NetFPGA，experiment platform

s：The National Natural Science Foundation of China（No.61162008），Scientific Research and Technical Development of Guangxi（No.12118017-5）

TN925

A

10.11959／j.issn.1000-0801.2016052

2015-10-12；

2016-01-07

國家自然科學基金資助項目（No.61162008）；廣西科學研究與技術開發(fā)基金資助項目（No.12118017-5）

覃遠年（1971-），男，桂林電子科技大學信息與通信學院高級實驗師、碩士生導師，主要研究方向為智能信息檢測與智能通信。

鄒川（1991-），男，桂林電子科技大學信息與通信學院碩士生，主要研究方向為無線通信系統(tǒng)。

滕召宇（1988-），男，桂林電子科技大學信息與通信學院碩士生，主要研究方向為無線通信系統(tǒng)。