謝門喜，朱燦焰，楊勇

（蘇州大學(xué)智能結(jié)構(gòu)與系統(tǒng)研究所，江蘇 蘇州 215131）

延時(shí)消去濾波SRF-PLL方法

謝門喜，朱燦焰，楊勇

（蘇州大學(xué)智能結(jié)構(gòu)與系統(tǒng)研究所，江蘇 蘇州 215131）

并網(wǎng)型電力電子變流設(shè)備需要實(shí)時(shí)精確檢測(cè)電網(wǎng)電壓的相位以實(shí)現(xiàn)同步。對(duì)同步旋轉(zhuǎn)變換鎖相方法（SRF-PLL），分析了當(dāng)三相電網(wǎng)電壓不平衡時(shí)，Park變換鑒相輸出信號(hào)特征，指出二倍頻擾動(dòng)引起相位偏差信息不準(zhǔn)確，在SRF-PLL環(huán)路內(nèi)應(yīng)用延時(shí)消去濾波濾除該擾動(dòng)，能使得鎖相系統(tǒng)精確追蹤正序分量。數(shù)字仿真表明，該方法穩(wěn)態(tài)精度高，過(guò)渡過(guò)程快，計(jì)算量小，以TMS320F28335控制器實(shí)現(xiàn)了該算法，測(cè)試波形驗(yàn)證了正確性和有效性。

鎖相環(huán)；不平衡電壓；延時(shí)消去濾波；數(shù)字信號(hào)處理器

同步旋轉(zhuǎn)坐標(biāo)鎖相方案（synchronous reference frame phase-locked loop，SRF-PLL）是一種流行的實(shí)用化方法，其結(jié)構(gòu)包括3個(gè)部分：鑒相器將三相電壓信號(hào)利用Park變換檢測(cè)相位偏差；環(huán)路濾波PI調(diào)節(jié)器濾除相位偏差中的高頻成分；積分型振蕩器利用偏差穩(wěn)態(tài)量計(jì)算相位信息，通過(guò)閉環(huán)調(diào)整，直到偏差為恒定值，輸出信號(hào)實(shí)時(shí)跟蹤輸入信號(hào)。當(dāng)三相電網(wǎng)電壓平衡時(shí)，鑒相器輸出為直流成分，SRF-PLL中的環(huán)路濾波器取值可設(shè)計(jì)為高帶寬系統(tǒng)，獲得較快的動(dòng)態(tài)響應(yīng)和足夠?yàn)V波性能［1］。實(shí)際電網(wǎng)系統(tǒng)，由于負(fù)載不對(duì)稱及動(dòng)態(tài)投切，經(jīng)常出現(xiàn)三相電壓不平衡狀態(tài)，在這種情況下，鎖相同步環(huán)節(jié)應(yīng)能追蹤正序分量相角［2］。

1 不平衡電壓鑒相器輸出信號(hào)特征

忽略零序分量，不平衡的三相電壓可表示為

式中：V+為正序分量的最大值；V-為負(fù)序分量的最大值；φ+,φ-為初相位；ω為基波角頻率，ω=2πf=2π·50 rad/s。

利用clark變換：

再利用Park變換：

式（5）表明，abc系下的負(fù)序分量在dq系下表現(xiàn)為二倍頻擾動(dòng)，其幅度為負(fù)序分量的最大值。為利用SRF-PLL方法準(zhǔn)確檢測(cè)到正序分量相角，適應(yīng)電壓不平衡，需要對(duì)鑒相信號(hào)濾除二次擾動(dòng)分量，只保留反映相位偏差的直流分量，再進(jìn)入后續(xù)模塊，如圖1所示。

圖1 濾波器的配置Fig.1 Filter configuration

2 延時(shí)消去濾波

延時(shí)消去濾波（delayed signal cancellation）在時(shí)域中的表達(dá)式為［3］

式中：x（t）為要被濾的信號(hào)；T為基波周期，T= 0.02 s；n為延時(shí)因數(shù)。

該式表明，DSCn運(yùn)算將當(dāng)前信號(hào)與T/n時(shí)間段之前的信號(hào)相加后取一半，其頻域傳遞函數(shù)為［4］

式（7）表明，DSCn運(yùn)算等效滯后環(huán)節(jié)，其時(shí)間常數(shù)為

圖2 DSC4濾波器的頻率響應(yīng)Fig.2 Frequency response of DSC4

數(shù)字化控制中，若采樣頻率為10 kHz，1個(gè)電網(wǎng)周期采樣200個(gè)點(diǎn)，有：

DSC4運(yùn)算需緩存前50個(gè)點(diǎn)，式（7）離散化表達(dá)為

其中，x（k）為x（t）的當(dāng)前采樣值，Z變換為

式（9）表明，實(shí)現(xiàn)DSC4運(yùn)算需50個(gè)緩存器、1次加法運(yùn)算、1次乘法運(yùn)算。

在圖1中filter的位置，應(yīng)用DSC4運(yùn)算，濾除鑒相器中的高次擾動(dòng)量，構(gòu)成DSC-SRF-PLL，可使鎖相系統(tǒng)適應(yīng)電網(wǎng)電壓不平衡狀況。此外，由于DSC4在2nd，6th，10th，…處衰減為0，該濾波器可適應(yīng)電網(wǎng)電壓含3th，7th，11th，…諧波污染的情況。

3 數(shù)字仿真

采用Matlab/Simulink建立數(shù)字仿真模型，并驗(yàn)證DSC-SRF-PLL的有效性。圖3給出了電壓不平衡情況下的仿真結(jié)果。波形從上往下依次為三相電壓頻率檢測(cè)值相角檢測(cè)值檢測(cè)偏差初始狀態(tài)三相電壓平衡，在 0.05 s時(shí)刻，va突增至1.2（標(biāo)幺值），vc突降為0，此時(shí)，vd與vq出現(xiàn)二倍頻的振蕩分量，濾波后經(jīng)過(guò)約1個(gè)電網(wǎng)周期，相角偏差調(diào)節(jié)至O，且超調(diào)小于5°，頻率超調(diào)小于3 Hz。在0.15 s時(shí)刻，va突降至0.8（標(biāo)幺值），vc恢復(fù)至0.8（標(biāo)幺值），不對(duì)稱程度減弱，二倍頻振蕩分量幅度減小，系統(tǒng)仍能快速實(shí)時(shí)跟蹤正序分量va。

圖3 不平衡仿真結(jié)果Fig.3 Simulation results under unbalanced input

圖4給出了電壓諧波污染情況下的仿真結(jié)果，初始狀態(tài)三相電壓平衡，在0.05 s時(shí)刻，vabc加入3th，7th諧波，幅值分別為0.3（標(biāo)幺值），0.2（標(biāo)幺值）（相對(duì)于基波），系統(tǒng)經(jīng)過(guò)2個(gè)周期的過(guò)渡后進(jìn)入穩(wěn)態(tài)，頻率超調(diào)約4 Hz，相角超調(diào)約3°。0.15 s時(shí)刻，vabc增加0.1（標(biāo)幺值）的11th諧波，由于DSC4的針對(duì)性濾波作用，穩(wěn)態(tài)誤差為0。

圖4 諧波污染仿真結(jié)果Fig.4 Simulation results under distortion input

4 實(shí)驗(yàn)結(jié)果

以TI公司浮點(diǎn)型TMS320F28335為核心，在CCS開(kāi)發(fā)環(huán)境下，采用C語(yǔ)言編寫(xiě)了軟件實(shí)現(xiàn)DSC-SRF-PLL。信號(hào)發(fā)生器模擬電網(wǎng)電壓不平衡、諧波狀況，該信號(hào)經(jīng)調(diào)理后送入F28335的12位AD模塊轉(zhuǎn)換為數(shù)字量，芯片內(nèi)定時(shí)器產(chǎn)生頻率為10 kHz的采樣脈沖驅(qū)動(dòng)中斷程序運(yùn)行，算法每0.000 1 s執(zhí)行1次。對(duì)于式（3）中的三角函數(shù)，調(diào)用優(yōu)化后的浮點(diǎn)運(yùn)算庫(kù)直接實(shí)時(shí)計(jì)算。PI調(diào)節(jié)器采用增量式結(jié)構(gòu)以減小高速運(yùn)算中的累計(jì)誤差，DSC4采用滑動(dòng)窗，每次中斷進(jìn)行數(shù)據(jù)更新。

圖5給出了不平衡實(shí)驗(yàn)測(cè)試結(jié)果。圖6給出了諧波實(shí)驗(yàn)測(cè)試結(jié)果?？梢钥闯觯谶@兩種故障狀況下，系統(tǒng)均能成功跟蹤基波分量。

圖5 不平衡實(shí)驗(yàn)結(jié)果Fig.5 Experimental results under unbalanced input

圖6 諧波實(shí)驗(yàn)結(jié)果Fig.6 Experimental results under distortion input

5 結(jié)論

在環(huán)路內(nèi)應(yīng)用延時(shí)消去對(duì)鑒相信號(hào)濾波，使得SRF-PLL方法在電網(wǎng)電壓發(fā)生嚴(yán)重不平衡和特定的諧波污染狀況下，有效鎖定正序分量相位，數(shù)字化實(shí)現(xiàn)簡(jiǎn)單，計(jì)算量小，暫態(tài)響應(yīng)速度適用于大多數(shù)應(yīng)用場(chǎng)合。

［1］Chung Se-Kyo.A Phase Tracking System for Three Phase Utility Interface Inverters［J］.IEEE Transactions on Power Electronics，2000，15（3）：431-438.

［2］Wang Y F，Li Y W.Three-phase Cascaded Delayed Signal Cancellation PLL for Fast Selective Harmonic Detection［J］.IEEE Transactions on Industrial Electronics，2013，60（4）：1452-1463.

［3］Wang Y F，Li Y W.Analysis and Digital Implementation of Cascaded Delayed-signal-cancellation PLL［J］.IEEE Transactions on Power Electronics，2011，26（4）：1067-1080.

［4］GolestanS，RamezaniM，GuerreroJM，etal.dq-frame Cascaded Delayed Signal Cancellation Based PLL：Analysis，Design，and Comparison with Moving Average Filter Based PLL［J］.IEEE Transactions on Power Electronics，2014，30（3）：1618-1632.

SRF-PLL with Delayed Signal Cancellation

XIE Menxi，ZHU Canyan，YANG Yong
（Institute of Intelligent Structure and Systems，Soochow University，Suzhou 215131，Jiangsu，China）

Grid connected power converter requires precise detection of the grid voltage phase angle for synchronization in real time.Synchronous reference frame phase-locked loop（SRF-PLL）used Park transform as phase detector（PD）.As three-phase grid voltages were unbalanced，the PD output contained disturbances oscillating at double fundamental frequency，which leaded phase error inaccurate.Analyzed the filtering characteristics of Delayed Signal Cancellation（DSC）and it′s application in-loop within SRF-PLL attenuated the particular frequency component.As a result，the DSC-SRF-PLL could track the fundamental frequency positive sequence.The simulation carried out by Matlab/Simulink shows that this method has feature of high steady precision，fast response and small computation burden.The algorithm has been implemented and tested in a float-point DSP TMS320LF28335 to verify the correctness and effectiveness.

phase-locked loop；unbalanced voltage；delayed signal cancellation；digital signal processor

TM764

A

10.19457/j.1001-2095.20161014

2015-09-02

修改稿日期：2016-04-06

國(guó)家自然科學(xué)青年基金項(xiàng)目（51407124）

謝門喜（1984-），男，講師，Email：xiemenxi@suda.edu.cn