高東博

一種新型相控陣體制的波控單元設(shè)計(jì)

高東博

（中國(guó)電子科技集團(tuán)公司第五十四研究所，河北石家莊050081）

針對(duì)一種新型相控陣傳輸體制的特點(diǎn)和要求，對(duì)相控陣設(shè)備中的波束控制單元的實(shí)現(xiàn)方法展開研究。設(shè)計(jì)硬件布局與實(shí)現(xiàn)方案，并對(duì)基于FPGA和單片機(jī)的嵌入式軟件架構(gòu)進(jìn)行深入分析與討論，重點(diǎn)研究T/R組件接口模塊、定時(shí)動(dòng)作模塊等主要功能單元的設(shè)計(jì)方法，探討波束控制單元的主要工作流程，給出了完整的設(shè)計(jì)與應(yīng)用方案。試驗(yàn)結(jié)果表明，依據(jù)該方案研制的波控單元試驗(yàn)結(jié)果滿足新型相控陣體制的信息傳輸要求。

波束控制單元；相控陣；T/R組件接口；模塊化設(shè)計(jì)

引用格式：高東博.一種新型相控陣體制的波控單元設(shè)計(jì)［J］.無(wú)線電工程，2016，46（5）：49-52，84.

0 引言

一種新型相控陣信號(hào)體制具有信道頻點(diǎn)高、切換時(shí)刻需預(yù)設(shè)存儲(chǔ)以及定時(shí)控制等特點(diǎn)。波束控制系統(tǒng)是應(yīng)相控陣?yán)走_(dá)而產(chǎn)生的計(jì)算控制技術(shù)［1］。實(shí)際上，波束控制系統(tǒng)具有對(duì)陣面控制完整的數(shù)據(jù)收發(fā)通道［2］，是每個(gè)相控陣天線系統(tǒng)的核心組成部分［3］。

采用新信號(hào)體制的相控陣系統(tǒng)目前并不多，已有的成果中的波束控制功能均是集成在其他控制電路中，沒(méi)有獨(dú)立的波束控制單元，技術(shù)移植和系統(tǒng)調(diào)試比較繁瑣。本文針對(duì)新信號(hào)體制的技術(shù)特點(diǎn)，對(duì)波控單元的硬件和軟件設(shè)計(jì)方案展開研究，增進(jìn)波控單元的獨(dú)立性和可移植性。

1 總體設(shè)計(jì)

波控單元承擔(dān)控制計(jì)算機(jī)與天線后端的信道收發(fā)組件（以下簡(jiǎn)稱T/R組件）之間的波控碼傳輸、控制指令傳輸、工況信息傳輸?shù)娜蝿?wù)。波控單元需完成數(shù)據(jù)信息的硬件接口轉(zhuǎn)換、通信協(xié)議轉(zhuǎn)換等工作。因T/R組件數(shù)量眾多，波控單元需要擴(kuò)展許多數(shù)據(jù)線，需要FPGA或CPLD等現(xiàn)場(chǎng)可編程門陣列器件擴(kuò)展數(shù)據(jù)接口；相控陣天線布設(shè)在戶外，需要與室內(nèi)機(jī)房的控制計(jì)算機(jī)采用穩(wěn)定可靠的通信體制和協(xié)議；波控單元還需支持滿足傳輸帶寬要求的通信協(xié)議。

根據(jù)需求分析，波控單元采用單片機(jī)+FPGA的方式完成波控單元核心功能設(shè)計(jì)。其中單片機(jī)負(fù)責(zé)業(yè)務(wù)流程控制和數(shù)據(jù)協(xié)議解析，F(xiàn)PGA負(fù)責(zé)擴(kuò)展數(shù)據(jù)接口和信號(hào)時(shí)序控制。波控單元外圍配置足夠數(shù)量的連接器和電平驅(qū)動(dòng)轉(zhuǎn)換芯片，連接T/R組件。波控單元的總體設(shè)計(jì)原理框圖如圖1所示。

圖1　波控單元總體設(shè)計(jì)原理

2 硬件設(shè)計(jì)

基于這種新型相控陣體制的頻點(diǎn)和幅度特性，相控陣天線陣列較小，天線中心間距只有幾毫米，整陣面積非常小。T/R組件按照天線分布進(jìn)行組陣，留給波控單元的空間非常小，僅有T/R組件陣列到電源模塊之間的空隙，需要研制小型化、高集成度的波控單元來(lái)滿足項(xiàng)目要求。

由于外部設(shè)備的數(shù)據(jù)線數(shù)量很多，本次設(shè)計(jì)使用1片單片機(jī)作為MCU，通過(guò)2片F(xiàn)PGA擴(kuò)展與T/R組件、RS422串口、饋電單元的數(shù)據(jù)以及控制接口，總體掌控波控單元的業(yè)務(wù)流程和邏輯判斷。

波控單元根據(jù)T/R組件的硬件接口對(duì)連接器進(jìn)行選型。由于數(shù)量多、布局需留空隙等原因，連接器的大小成為制約波控單元最小面積的主要因素，同時(shí)考慮長(zhǎng)期應(yīng)用的穩(wěn)定性，連接器選用帶有緊固裝置的產(chǎn)品。

波控單元隨相控陣天線系統(tǒng)布設(shè)在戶外，元器件選用要考慮環(huán)境適應(yīng)性較高的工業(yè)級(jí)芯片和器材。

波控單元的硬件實(shí)現(xiàn)采用10層PCB設(shè)計(jì)，包含6個(gè)布線層和4個(gè)內(nèi)電層，其中內(nèi)電層包含2個(gè)參考地。另外2個(gè)電源內(nèi)電層采用內(nèi)縮設(shè)計(jì)，遵循“20H原則”，即多層PCB中的電源層的尺寸必須比其地層的尺寸小20H，而H是這2層板間的垂直距離［4］。20H原則在適用條件下能夠降低EMI［5］。

元器件布局考慮數(shù)字電路和模擬電路的隔離，要注意高頻數(shù)字元件要遠(yuǎn)離噪聲敏感的模擬元件，敏感模擬電路上方禁止布線等規(guī)則［6］。

3 軟件設(shè)計(jì)

波控單元的總體軟件架構(gòu)示意圖如圖2所示。

圖2　波控單元總體軟件架構(gòu)

MCU軟件主要完成解析網(wǎng)口收到的業(yè)務(wù)信息、控制指令，解出波控碼，通過(guò)外部存儲(chǔ)器接口輸出到FPGA中，匯總T/R組件的工況信息和告警信息，并通過(guò)網(wǎng)口上報(bào)等功能。在MCU軟件中，所有FPGA接口模塊的地址均使用預(yù)定義的方式進(jìn)行聲明，使用預(yù)定義可以改進(jìn)程序設(shè)計(jì)環(huán)境，提高編程效率［7］。

FPGA軟件主要完成T/R組件的接口模塊設(shè)計(jì)、監(jiān)控串口的接口模塊設(shè)計(jì)以及授時(shí)定時(shí)模塊設(shè)計(jì)等時(shí)序控制類任務(wù)。FPGA軟件完成波控單元對(duì)外連接、外部通信和定時(shí)控制等主要業(yè)務(wù)功能，F(xiàn)PGA程序設(shè)計(jì)需要?jiǎng)澐殖梢恍┆?dú)立的模塊［8］，是波控單元軟件設(shè)計(jì)最重要的部分。

FPGA軟件使用System Verilog語(yǔ)言編程，采用接口方式簡(jiǎn)化與MCU的時(shí)序關(guān)系，并統(tǒng)一FPGA內(nèi)部各模塊的接口。通過(guò)使用這種結(jié)構(gòu)可以大大簡(jiǎn)化大型復(fù)雜設(shè)計(jì)的建模和驗(yàn)證，也可以為系統(tǒng)中每一個(gè)終端程序提供統(tǒng)一的接入方式，從而不需要對(duì)每一個(gè)終端程序進(jìn)行接口的時(shí)序設(shè)計(jì)，節(jié)省了重復(fù)聲明端口的勞動(dòng)時(shí)間，避免了當(dāng)設(shè)計(jì)規(guī)范變動(dòng)時(shí)對(duì)所有模塊的修改，從而有效預(yù)防了低級(jí)錯(cuò)誤的產(chǎn)生［9］。

3.1 T/R組件接口模塊設(shè)計(jì)

T/R組件接口模塊的設(shè)計(jì)是整個(gè)波控單元設(shè)計(jì)的重點(diǎn)和關(guān)鍵所在，其設(shè)計(jì)質(zhì)量直接影響系統(tǒng)的工作效率和穩(wěn)定性。

由于全部射頻通道高達(dá)576個(gè)，如果用MCU依次模擬波控碼傳輸時(shí)序?qū)⒄加么罅康臅r(shí)間，影響系統(tǒng)性能。T/R組件接口模塊的功能是在MCU的控制下分發(fā)波控碼，將與T/R組件控制有關(guān)的時(shí)序操作全部放在FPGA中完成，如波控碼傳輸、指令傳輸和工況接收解析，并且提供一組寄存器供MCU訪問(wèn)，從而達(dá)到控制T/R組件的功能。這就將單片機(jī)從時(shí)序模擬中解放出來(lái)，節(jié)省了大量的MCU占用時(shí)間，使得MCU可以將更多的時(shí)間用在計(jì)算、調(diào)度和數(shù)據(jù)處理上［10］。

T/R組件接口模塊在 2個(gè) FPGA內(nèi)部共有48個(gè)實(shí)例，對(duì)應(yīng)48個(gè)T/R組件。由于設(shè)計(jì)初始并不知道接口模塊與真實(shí)T/R組件的對(duì)應(yīng)關(guān)系，所以在接口模塊設(shè)計(jì)時(shí)采用參數(shù)化設(shè)計(jì)，將接口模塊的編號(hào)參數(shù)化，將訪問(wèn)地址與編號(hào)相關(guān)聯(lián)。編程使用參數(shù)可以提高程序的可讀性，也利于修改［11］。

T/R組件的接口模塊用來(lái)連接T/R組件的波控碼傳輸接口、四-十六譯碼器接口和異步串口。T/R組件的接口模塊原理框圖如圖3所示。

T/R組件接口模塊發(fā)送波控碼的工作步驟如下：

①M(fèi)CU通過(guò)外部存儲(chǔ)器接口將12個(gè)通道總共32（其中27 bit有效）×12 bit的波控碼寫入FIFO；

②MCU通過(guò)外部存儲(chǔ)器接口通知SPI_Encoder模塊（CODE_READY），12個(gè)通道的波控碼已經(jīng)準(zhǔn)備好；

③SPI_Encoder模塊清零CODE_TX_OK信號(hào)，使能四-十六譯碼器，首先選通通道0；

④SPI_Encoder模塊從FIFO中讀出32 bit數(shù)據(jù)，截取低27 bit有效波控碼，通過(guò)SPI接口按照時(shí)序發(fā)給T/R組件；

⑤SPI_Encoder模塊操作四-十六譯碼器，選通通道1，重復(fù)步驟④，然后再選通下一個(gè)通道；

⑥SPI_Encoder模塊完成全部波控碼發(fā)送后，關(guān)閉四-十六譯碼器，將SPI接口信號(hào)線置為空閑狀態(tài)，置位CODE_TX_OK信號(hào)，完成操作。

圖3　T/R組件接口模塊原理

T/R組件接口模塊還包含一個(gè)異步串口收發(fā)模塊，2根信號(hào)線TX和RX直接連接到T/R組件的異步串口上。其中，RX的部分接收來(lái)自T/R組件的數(shù)據(jù)信息，當(dāng)有數(shù)據(jù)到達(dá)時(shí)，串口模塊能夠按照約定的接口格式進(jìn)行解幀處理，將T/R組件上報(bào)的工況進(jìn)行處理，提取出工況信息，并對(duì)其中的溫度信息進(jìn)行字符到數(shù)據(jù)的轉(zhuǎn)換，存儲(chǔ)在寄存器中。完成解幀后，模塊會(huì)使能HAVE_RX_DATA信號(hào)。MCU會(huì)一直輪詢?nèi)縏/R組件接口模塊的Ctrl_reg寄存器，當(dāng)發(fā)現(xiàn)某個(gè)HAVE_RX_DATA信號(hào)有效時(shí)，就會(huì)讀取該模塊的RX部分，獲得已經(jīng)完成數(shù)據(jù)轉(zhuǎn)換的T/R組件的工況信息。這樣將解幀的過(guò)程放在FPGA中進(jìn)行，可以同時(shí)并行處理48個(gè)T/R組件的上報(bào)信息，大大節(jié)省了MCU的時(shí)間，不會(huì)影響其他重要流程的運(yùn)行。

Ctrl_reg模塊是T/R組件接口模塊的控制/狀態(tài)寄存器，MCU通過(guò)寫這個(gè)寄存器來(lái)控制T/R組件接口模塊的全部行為，同時(shí)通過(guò)讀這個(gè)寄存器來(lái)了解T/R組件接口模塊的當(dāng)前狀態(tài)。

SPI_Encoder模塊對(duì)外的信號(hào)線包括：讀FIFO數(shù)據(jù)的信號(hào)、SPI接口信號(hào)、與Ctrl_reg連接的信號(hào)和控制四-十六譯碼器的信號(hào)。

3.2 時(shí)間維護(hù)模塊設(shè)計(jì)

波控單元必須在本地維護(hù)一個(gè)與系統(tǒng)同步且穩(wěn)定準(zhǔn)確的時(shí)間。波控單元通過(guò)與MCU的數(shù)據(jù)接口獲得時(shí)間信息，并引入系統(tǒng)的秒脈沖信號(hào)作為本地周內(nèi)秒更新的觸發(fā)信號(hào)，并通過(guò)分頻的方式在本地維護(hù)一個(gè)毫秒級(jí)時(shí)間，用做更準(zhǔn)確的定時(shí)使用。

時(shí)間維護(hù)模塊包括授時(shí)/守時(shí)單元和毫秒時(shí)鐘產(chǎn)生單元2個(gè)主要部分。其中，授時(shí)/守時(shí)單元通過(guò)與MCU的接口獲得精確到秒的系統(tǒng)時(shí)間，使用系統(tǒng)分發(fā)的秒脈沖（1 pps）信號(hào)作為觸發(fā)信號(hào)進(jìn)行守時(shí)，并輸出秒級(jí)系統(tǒng)時(shí)間。毫秒時(shí)鐘產(chǎn)生單元使用本地時(shí)鐘分頻產(chǎn)生1 000 pps的時(shí)鐘，用來(lái)毫秒計(jì)數(shù)，并輸出毫秒時(shí)間，同時(shí)使用系統(tǒng)分發(fā)的1 pps信號(hào)進(jìn)行復(fù)位，防止分頻產(chǎn)生的時(shí)鐘積累與系統(tǒng)時(shí)鐘的誤差。

時(shí)間維護(hù)模塊接收一次系統(tǒng)授時(shí)后，能夠進(jìn)行精確守時(shí)，為波控單元提供可靠的時(shí)間信息。

3.3 定時(shí)動(dòng)作模塊設(shè)計(jì)

T/R組件需按照系統(tǒng)規(guī)定的收發(fā)時(shí)隙進(jìn)行發(fā)射通道和接收通道的切換，切換過(guò)程包括邏輯通道切換和收發(fā)通道電源控制的切換，其切換過(guò)程需遵循一定的時(shí)序要求，若時(shí)序錯(cuò)亂可能會(huì)造成通信中斷或射頻通道損壞的后果。如果收發(fā)通道切換過(guò)程中需更新波控碼，則更要設(shè)計(jì)可靠的時(shí)序來(lái)保證波控碼的及時(shí)更新。

定時(shí)動(dòng)作模塊輸出4個(gè)信號(hào)：T信號(hào)代表發(fā)射通道的電源使能，R信號(hào)代表接收通道電源使能，T/R信號(hào)代表邏輯切換收發(fā)通道，DARY信號(hào)有效時(shí)使能新的波控碼。由于系統(tǒng)對(duì)收發(fā)通道的使能控制并不一定是“收、發(fā)、收、發(fā)”依次切換，而且T、R 和T/R信號(hào)必須在極短時(shí)間內(nèi)按照時(shí)序切換完成，且通常切換過(guò)程中都需要用DARY信號(hào)更新波控碼，所以要求定時(shí)動(dòng)作模塊能夠緩存定時(shí)動(dòng)作指令，并按時(shí)準(zhǔn)確執(zhí)行。

一個(gè)健壯的程序應(yīng)該對(duì)可能出現(xiàn)的異常情況進(jìn)行防御性編程［12］。定時(shí)動(dòng)作模塊的保護(hù)性設(shè)計(jì)使得T和R信號(hào)不可能同時(shí)有效，即T/R組件的發(fā)射、接收通道不可能同時(shí)打開，從而防止發(fā)射通道的信號(hào)灌入接收通道，造成組件損壞。

4 業(yè)務(wù)流程設(shè)計(jì)

以原理框圖的形式介紹波控單元在正式運(yùn)行時(shí)主要用到的功能業(yè)務(wù)流程。

4.1 波控碼分發(fā)功能流程

波控單元能夠?qū)⒖刂朴?jì)算機(jī)下發(fā)的波控碼分發(fā)到每一個(gè)T/R組件。本功能是波控單元最主要的功能，單個(gè)T/R組件的波控碼分發(fā)流程設(shè)計(jì)如下：

①單片機(jī)解析波控碼指令，分離每個(gè)T/R組件的波控碼；

②將分離出的波控碼分別寫入FPGA中的T/R組件接口模塊，與真實(shí)的T/R組件相對(duì)應(yīng)；

③啟動(dòng)模塊發(fā)送功能，T/R組件接口模塊會(huì)自動(dòng)將緩存的波控碼依次發(fā)給每個(gè)組件的12個(gè)通道中。

4.2 本機(jī)時(shí)刻維護(hù)功能流程

波控單元能夠在本地維護(hù)周、周內(nèi)秒和周內(nèi)毫秒。功能實(shí)現(xiàn)流程分為2個(gè)獨(dú)立的流程，周和周內(nèi)秒維護(hù)流程如圖4所示，使用系統(tǒng)提供的1 pps信號(hào)觸發(fā)更新。周內(nèi)毫秒維護(hù)流程如圖5所示，使用FPGA內(nèi)部的計(jì)數(shù)器計(jì)時(shí)更新，同時(shí)使用系統(tǒng)提供的1 pps信號(hào)對(duì)計(jì)數(shù)器復(fù)位，相當(dāng)于每秒消除一次本地時(shí)鐘與系統(tǒng)時(shí)鐘的誤差，保證系統(tǒng)的計(jì)時(shí)精度。

圖4　周和周內(nèi)秒維護(hù)功能流程

圖5　周內(nèi)毫秒維護(hù)功能流程

4.3 波控碼傳輸校驗(yàn)功能流程

波控單元能夠完成SPI接口的波控碼傳輸校驗(yàn)功能，即發(fā)送完畢波控碼后，再讀取回來(lái)并做校驗(yàn)。本功能用來(lái)檢驗(yàn)波控碼傳輸通道的正確性，可對(duì)整個(gè)T/R組件陣列進(jìn)行在線/離線的正確性驗(yàn)證。

本功能實(shí)現(xiàn)流程設(shè)計(jì)如下：

①接到控制計(jì)算機(jī)指令，生成校驗(yàn)用的波控碼；

②啟動(dòng)波控碼分發(fā)功能流程，將波控碼分發(fā)給每個(gè)T/R組件的每個(gè)通道；

③控制波控碼傳輸接口的時(shí)鐘信號(hào)線繼續(xù)輸出時(shí)鐘，控制波控碼傳輸接口的數(shù)據(jù)信號(hào)線方向由輸出轉(zhuǎn)為輸入；

④接收從T/R組件傳回的波控碼，與生成的校驗(yàn)波控碼進(jìn)行比對(duì)；

⑤記錄比對(duì)結(jié)果并組幀上報(bào)給控制計(jì)算機(jī)。

5 系統(tǒng)集成

5.1 集成試驗(yàn)

波控單元與T/R組件陣列按照系統(tǒng)接線圖進(jìn)行連接，并與系統(tǒng)控制計(jì)算機(jī)通過(guò)網(wǎng)絡(luò)進(jìn)行通信，接收波控碼和指令，回傳系統(tǒng)工況和指令應(yīng)答。

T/R組件接收波控碼，按照波控碼內(nèi)的幅度、相位權(quán)值產(chǎn)生波束并發(fā)射。用儀器測(cè)得的數(shù)據(jù)恢復(fù)波束形狀如圖6所示。

圖6　波束恢復(fù)

5.2 結(jié)果分析

從圖6可看出，T/R組件正確執(zhí)行了波控碼規(guī)定的幅度和相位特性，生成了正確方向和大小的波束。

本文的研究?jī)?nèi)容能夠?qū)⒉卮a數(shù)傳、工況上報(bào)和指令下達(dá)的功能高度集成在僅僅0.06 m2的印制板上，使得整套系統(tǒng)的體積大大減小，電纜數(shù)量銳減為原系統(tǒng)的1%，數(shù)據(jù)流程也大大簡(jiǎn)化。

6 結(jié)束語(yǔ)

本文介紹了一個(gè)基于一種新型相控陣體制的波束控制單元設(shè)計(jì)方案和實(shí)例。該實(shí)例在ATmega128+EP4CE115（2片）+QuartusII9.1的平臺(tái)下調(diào)試通過(guò)，能夠滿足系統(tǒng)對(duì)波控碼傳輸?shù)臅r(shí)效性、正確性和可校驗(yàn)性的要求。

本設(shè)計(jì)的核心模塊均為參數(shù)化設(shè)計(jì)，設(shè)計(jì)語(yǔ)言為C語(yǔ)言和System Verilog語(yǔ)言，均為通用的嵌入式設(shè)計(jì)語(yǔ)言，能夠方便地移植應(yīng)用在其他相同體制的相控陣系統(tǒng)中。

［1］ 張宇馳.基于FPGA平臺(tái)的波控系統(tǒng)設(shè)計(jì)［D］.南京：南京理工大學(xué)，2012：3-4.

［2］ 鄭 清.相控陣?yán)走_(dá)波控系統(tǒng)技術(shù)研究［J］.現(xiàn)代雷達(dá)，2006，28（4）：53-55.

［3］ 高云珠，王晟達(dá).相控陣?yán)走_(dá)波控系統(tǒng)研究［J］.控制系統(tǒng)，2008，24（4-1）：81-83.

［4］ 黃秋元，鄢 凱，王 斌，等.四層PCB板中20H規(guī)則的輻射分析［J］.武漢理工大學(xué)學(xué)報(bào)，2008，32（2）：244-247.

［5］ MONTROSE M.Analysis on the Effectiveness of the 20H Rule for Printed-circuit-board Layout to Reduce Edge-radiated Coupling［J］.Electromagnetic Compatibility，IEEE Transactions，2005，47（2）：227-233.

［6］ 任騰龍.低功耗模數(shù)混合集成技術(shù)研究與設(shè)計(jì)實(shí)例［D］.上海：復(fù)旦大學(xué)，2010：18-19.

［7］ 譚浩強(qiáng).C程序設(shè)計(jì)（第2版）［M］.北京：清華大學(xué)出版社，1999：186-187.

［8］ SMITH D R，F(xiàn)RANZON P D.面向數(shù)字系統(tǒng)綜合的Verilog編碼風(fēng)格［M］.湯華蓮，田 澤，譯.西安：西安電子科技大學(xué)出版社，2007：119.

［9］ SUTHERLAND S，DAVIDMANN S，F(xiàn)LAKE P.System Verilog硬件設(shè)計(jì)及建模［M］.于敦山，何 進(jìn)，韓 臨，等，譯.北京：科學(xué)出版社，2007：209-240.

［10］馬英昌，高東博.基于System Verilog的接口模塊化設(shè)計(jì)方法［J］.無(wú)線電通信技術(shù)，2013，39（5）：51-54.

［11］王 偉.Verilog HDL程序設(shè)計(jì)與應(yīng)用［M］.北京：人民郵電出版社，2005：87-89.

［12］KOENIG A.C陷阱與缺陷［M］.高 巍，譯.北京：人民郵電出版社，2008：124-126.

Design of a Beam Steering Unit Based on BGNSS Phased Array System

GAO Dong-bo
（The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China）

The beam steering unit for a phased array system is designed，which includes the PCB layout，the chip selection and the built-in software architecture of FPGA and MCU.The research focuses on the design of FPGA modules，such as T/R module interface and action timer.The main flow chart of this beam steering unit and the whole design and application scheme are presented.The test result indicates that the beam steering unit based on this scheme satisfies the transmission requirement of the phased array system.

beam steering unit；phased array；T/R module interface；modularization design

TP322

A

1003-3106（2016）05-0049-04

10.3969/j.issn.1003-3106.2016.05.13

2016-01-02

高東博 男，（1984—），工程師。主要研究方向：衛(wèi)星導(dǎo)航應(yīng)用、數(shù)字信號(hào)處理。