陳 昕，楊秋實(shí)

（裝甲兵工程學(xué)院，北京，100072）

基于CH368芯片的PCIE總線控制卡設(shè)計(jì)

陳 昕，楊秋實(shí)

（裝甲兵工程學(xué)院，北京，100072）

基于CH368芯片設(shè)計(jì)了PCI Express總線接口電路，將串行傳輸模式轉(zhuǎn)換為相對簡易的并行傳輸模式。通過動態(tài)鏈接庫編譯和上位機(jī)軟件設(shè)計(jì)，為使用CH368控制PCI Express總線提供了底層技術(shù)支持?？刂瓶ㄓ卸嗤ǖ垒斎爰拜敵?，可以滿足數(shù)字信號、模擬信號的傳輸檢測。

PCI Express；CH368；總線；控制卡

0　引言

盡管PCI總線取得了巨大的成功，但是隨著處理器主頻和數(shù)據(jù)帶寬等需求的不斷提高，PCI總線已無法跟上發(fā)展的需求。在微機(jī)等系統(tǒng)中已經(jīng)逐漸被第三代I/O總線PCI Express（以下簡稱PCIE）所取代，PCIE總線性能優(yōu)良、價格低廉，PCIE1.0、2.0、3.0標(biāo)準(zhǔn)的理想傳輸速率分別可達(dá)2.5Gbps、5.0Gbps、8Gbps，備受廣大用戶關(guān)注。PCIE規(guī)范較復(fù)雜，開發(fā)PCIe總線板卡的難度較大。

目前常用的開發(fā)方案有兩種： 一種是利用FPGA實(shí)現(xiàn)PCIe總線的時序，同時可實(shí)現(xiàn)其它應(yīng)用功能，開發(fā)難度較大；另一種相對容易實(shí)現(xiàn)，是利用PCIe橋接芯片。本文以實(shí)際控制卡的部分功能為例，說明如何使用橋接芯片CH368設(shè)計(jì)PCIe總線控制卡。

1　系統(tǒng)總體設(shè)計(jì)

由于PCIE總線是串行總線、協(xié)議復(fù)雜，不便于與測量、控制邏輯電路直接連接，需要經(jīng)過一個PCIE接口控制器作為橋梁，在此選用CH368芯片來實(shí)現(xiàn)。CH368是北京沁恒普華電子研制的一款連接PCI Express總線的通用接口芯片，支持I/O端口映射、存儲器映射、擴(kuò)展ROM以及中斷。

在CH368一側(cè)是PCIE總線，另一側(cè)是本地并行總線。通過雙向驅(qū)動芯片提高數(shù)據(jù)總線的負(fù)載能力，地址、控制總線通過譯碼電路后控制各數(shù)據(jù)通道進(jìn)行數(shù)據(jù)傳輸。本控制卡設(shè)計(jì)有模擬信號和數(shù)字信號的IO接口，以滿足相關(guān)信號的輸入輸出要求。系統(tǒng)原理框圖如圖1所示：

圖1　.系統(tǒng)原理圖

2　系統(tǒng)電路設(shè)計(jì)

CH368對PCIE總線的各種信號進(jìn)行譯碼后，產(chǎn)生內(nèi)部數(shù)據(jù)總線D31～D0，本電路僅需要其中D0～D7的8位并行數(shù)據(jù)接口，掛接數(shù)據(jù)總線進(jìn)行數(shù)據(jù)交換，D8～D31數(shù)據(jù)口懸空不使用。A0～A13為地址線接口，提供地址信號。IO_RD和IO_WR分別控制I/O端口的讀選通和寫選通。SCL、SDA引腳和配置芯片24C02連接，用于讀取控制卡的識別信息。

由于CH368負(fù)載能力有限，本設(shè)計(jì)選用74LS245作為負(fù)載芯片，提供外擴(kuò)芯片足夠的驅(qū)動能力。74HC574和74HC541接于74LS245后方，分別作為輸出鎖存和輸入緩沖單元。在模擬量采集和輸出部分，考慮到電路連接的方便，決定選取8位接口芯片，同時具備12位數(shù)據(jù)轉(zhuǎn)換能力。

電路的譯碼選用GAL22V10芯片。在I/O讀寫操作期間，CH368的A5～A0輸出I/O端口的偏移地址，GAL22V10進(jìn)一步對A0～A5進(jìn)行譯碼后產(chǎn)生相應(yīng)控制信號，由于MAX197和AD7837均為8接口12位數(shù)據(jù)模式芯片，所以在對相應(yīng)芯片進(jìn)行I/O讀寫操作時需要按照由低位到高位的順序進(jìn)行，同時MAX197還需遵循先完成鎖存器A或鎖存器B的數(shù)據(jù)傳輸后才能對另一個鎖存器進(jìn)行讀寫操作。

3　軟件設(shè)計(jì)

圖2　.上層軟件設(shè)計(jì)流程圖

本設(shè)計(jì)采用動態(tài)鏈接庫的形式，將Windows的API函數(shù)和I/O讀寫指令的訪問和操作封裝成一個DLL。該DLL包含：定義PCI Express配置空間數(shù)據(jù)結(jié)構(gòu)，CH368芯片I/O空間配置，CH368芯片存儲器空間配置，定義WIN32命令接口結(jié)構(gòu)，寄存器的位定義，應(yīng)用層接口的功能代碼等。上層軟件的開發(fā)流程圖如圖2所示：

4　結(jié)束語

PCI Express是第三代高性能IO總線，在總線結(jié)構(gòu)上采取了根本性的變革，最新的PCI Express3.0接口已經(jīng)達(dá)到8GB/s的傳輸速率，。但是PCI Express總線的開發(fā)具有一定難度，利用CH368芯片可以將其轉(zhuǎn)換為簡便易用的8位或32位的主動并行接口，降低了PCI Express總線的計(jì)算機(jī)板卡開發(fā)難度和成本。本控制卡支持?jǐn)?shù)字信號和模擬信號的傳輸，具有靈活、通用、便攜的特點(diǎn)，適應(yīng)多種場合的檢測。

［1］陳競藝.談計(jì)算機(jī)總線［J］. 邢臺師范高專學(xué)報，2002（2）：55-56.

［2］馬鳴錦，朱劍冰，何紅旗，等，PCI，PCI-X和PCI Express的原理及體系結(jié)構(gòu)［M］.北京：清華大學(xué)出版社，2007：29-36.

［3］ 沁恒電子，CH368手冊（一）［EB/OL］.http：//wch.cn

［4］張顯才，鄭莊武，張愛元等.基于PCI總線與CPLD的光柵尺細(xì)分采集系統(tǒng)［M］.長春：長春理工大學(xué)，2009.

Design of PCIE bus control card based on CH368 chip

Chen Xin，Yang Qiushi
（Academy of Armed Force Engineering，Beijing，100072，China）

Designed PCI Express bus interface circuit based on CH368 chip and the serial transmission mode is converted to a relatively simple parallel transmission mode. Providing the underlying technical support for the use of PCI control Express CH368 bus through the dynamic link library compilering and host computer software design.The control card has multi-channel input and output， and can be used to detect the digital signals and analog signals.

PCI Express；CH368；Bus；Control Card

TN492

B

陳昕（1963-），男，河南信陽人，學(xué)士，副教授，研究方向：軍用光電系統(tǒng).