郝玉婷，韋 飛，冷 雙，李咪咪

（1.中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心 北京 100190；2.中國(guó)科學(xué)院大學(xué) 北京 100190）

基于FPGA的軟X射線CCD驅(qū)動(dòng)電路設(shè)計(jì)

郝玉婷1，2，韋 飛1，冷 雙1，李咪咪1，2

（1.中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心 北京 100190；2.中國(guó)科學(xué)院大學(xué) 北京 100190）

CCD是實(shí)現(xiàn)空間軟X射線探測(cè)任務(wù)的核心部件，E2V公司的科學(xué)級(jí)CCD42-10 BI AIMO對(duì)空間軟X射線探測(cè)具有較高的靈敏度、低噪聲水平和高讀出速度，本文針對(duì)該款CCD提出了一種基于FPGA的驅(qū)動(dòng)電路設(shè)計(jì)方案。選用Xilinx公司的XC3S500E作為驅(qū)動(dòng)電路的核心器件，通過(guò)VHDL語(yǔ)言對(duì)驅(qū)動(dòng)時(shí)序進(jìn)行了硬件描述，采用EL7202作為CCD驅(qū)動(dòng)芯片。仿真與實(shí)驗(yàn)測(cè)試結(jié)果表明，該設(shè)計(jì)可以滿足科學(xué)級(jí)CCD42-10 BI AIMO的驅(qū)動(dòng)電路要求。

軟X射線；CCD；驅(qū)動(dòng)電路；FPGA

空間軟X射線觀測(cè)是獲得高溫等離子體溫度、密度、運(yùn)動(dòng)速度等重要參數(shù)的有效途徑，對(duì)研究太陽(yáng)耀斑爆發(fā)及演化過(guò)程的加熱機(jī)制及其動(dòng)力學(xué)行為具有極其重要的研究?jī)r(jià)值［1］。科學(xué)級(jí)CCD由于其體積小、重量輕、噪聲低、分辨率高等優(yōu)點(diǎn)，近年來(lái)在越來(lái)越多的空間X射線觀測(cè)任務(wù)中得到應(yīng)用。

科學(xué)級(jí)CCD對(duì)驅(qū)動(dòng)電路有著嚴(yán)格的要求，它的性能是影響CCD的轉(zhuǎn)換效率、信噪比特性和系統(tǒng)時(shí)間分辨率水平的重要因素。因此，驅(qū)動(dòng)電路的設(shè)計(jì)是科學(xué)級(jí)CCD在空間X射線觀測(cè)應(yīng)用中的關(guān)鍵問(wèn)題之一。傳統(tǒng)的CCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)方法主要有單片機(jī)驅(qū)動(dòng)法、EPROM驅(qū)動(dòng)法和DSP驅(qū)動(dòng)法等，這些設(shè)計(jì)方法缺乏靈活性、可移植性差。FPGA邏輯控制電路具有硬件可編程、處理速度快、可靠性高等特點(diǎn)，非常適于CCD驅(qū)動(dòng)時(shí)序的設(shè)計(jì)。文中首先簡(jiǎn)單介紹了科學(xué)級(jí)探測(cè)器CCD42-10 BI AIMO的性能和結(jié)構(gòu)，然后在分析了其工作驅(qū)動(dòng)時(shí)序的基礎(chǔ)上，提出了一種基于FPGA的科學(xué)級(jí)全幀CCD驅(qū)動(dòng)電路的設(shè)計(jì)方案。CCD。此款CCD采用背照式結(jié)構(gòu)，適用于空間X射線觀測(cè)，顯著提高了其量子效率［2］。高級(jí)反轉(zhuǎn)模式（AIMO）能夠極大

地減少暗電流的產(chǎn)生率，從來(lái)源上減小暗電流噪聲，使對(duì)CCD的制冷要求降低到一定水平，用半導(dǎo)體制冷的方法就能夠達(dá)到制冷要求［3］。其主要的性能參數(shù)如表1所示。

表1　CCD42-10 BI AIMO性能參數(shù)值Tab.1　Performance parameter of CCD42-10 BI AIMO

1　CCD42-10 BI AIMO芯片

CCD42-10 BI AIMO是英國(guó) E2V公司生產(chǎn)的全幀面陣

CCD42-10 BI AIMO由感光區(qū)、水平寄存器和片上輸出放大器組成，其結(jié)構(gòu)如圖1所示。感光區(qū)有效像元數(shù)為2 048*515，由行轉(zhuǎn)移時(shí)鐘IΦ1、IΦ2、IΦ3驅(qū)動(dòng)控制。水平移位寄存器被金屬鋁遮蔽不會(huì)曝光，由像素讀出時(shí)鐘RΦ1、RΦ2、RΦ3驅(qū)動(dòng)，與感光區(qū)對(duì)應(yīng)兩邊分別多出50個(gè)空像元，用作暗電平參考，以減小暗電流噪聲［4］。片上放大器上需施加復(fù)位時(shí)鐘ΦR，實(shí)現(xiàn)對(duì)每個(gè)像素讀出前的參考電平復(fù)位。

圖1　CCD42-10 BI AIMO結(jié)構(gòu)圖Fig.1　Structure diagram of CCD42-10 BI AIMO

2　驅(qū)動(dòng)時(shí)序分析

圖2為CCD42-10 BI AIMO的工作時(shí)序圖，從圖中可以明顯看出，CCD42-10 BI AIMO的一個(gè)工作周期分兩個(gè)階段：光積分階段、電荷轉(zhuǎn)移階段。

光積分階段，感光區(qū)的光敏陣列接受外界光源照射產(chǎn)生光電荷。因CCD42-10 BI AIMO采用先進(jìn)的高級(jí)反轉(zhuǎn)模式技術(shù)，在光積分期間，時(shí)鐘脈沖IΦ1、IΦ2和IΦ3保持低電平即可控制感光區(qū)收集電荷。

光積分結(jié)束后進(jìn)入電荷轉(zhuǎn)移階段，行轉(zhuǎn)移和像素讀出交替進(jìn)行，直至感光區(qū)的像素電荷被完全讀出。行轉(zhuǎn)移是在行轉(zhuǎn)移時(shí)鐘IΦ1、IΦ2、IΦ3的驅(qū)動(dòng)下，將感光區(qū)中的感光電荷整行向下轉(zhuǎn)移一行，位于感光區(qū)的最下面一行像素電荷則轉(zhuǎn)移到水平寄存器中。垂直行轉(zhuǎn)移過(guò)程共需要515個(gè)行轉(zhuǎn)移周期（TI）。在進(jìn)行行轉(zhuǎn)移時(shí)，像素讀出時(shí)鐘RΦ1、RΦ2保持固定的高電平，以形成勢(shì)阱收集感光區(qū)轉(zhuǎn)移來(lái)的像素電荷；RΦ3則保持固定的低電平，起到像素隔離的作用。

圖2　CCD42-10 BI AIMO驅(qū)動(dòng)時(shí)序圖Fig.2　Driving timing diagram of CCD42-10 BI AIMO

每進(jìn)行完一次行轉(zhuǎn)移，則進(jìn)入像素讀出階段。在像素讀出時(shí)鐘RΦ1、RΦ2、RΦ3的控制下，將水平移位寄存器中的像素電荷依次轉(zhuǎn)移，然后在復(fù)位時(shí)鐘脈沖ΦR的控制下，對(duì)每個(gè)像素進(jìn)行參考電平復(fù)位，最后通過(guò)片上輸出放大器輸出。每一行像素的讀出共需要2 148個(gè)像素讀出周期（TR）。

3　CCD42-10 BI AIMO驅(qū)動(dòng)電路設(shè)計(jì)

根據(jù)前面對(duì)驅(qū)動(dòng)時(shí)序的分析，如圖3所示，將CCD42-10 BI AIMO的驅(qū)動(dòng)電路分為3個(gè)單元進(jìn)行設(shè)計(jì)［5］：時(shí)序產(chǎn)生單元（FPGA）、時(shí)序驅(qū)動(dòng)單元（EL7202）、CCD供電單元。

時(shí)序產(chǎn)生單元（FPGA）產(chǎn)生CCD工作所需的驅(qū)動(dòng)時(shí)序，然后由驅(qū)動(dòng)芯片EL7202驅(qū)動(dòng)到CCD工作所需的電平值，此電壓由CCD供電單元提供。供電單元還產(chǎn)生CCD傳感器工作必需的偏置電壓。

3.1時(shí)序產(chǎn)生單元

選用Xilinx公司生產(chǎn)的Spartan3E系列的XC3S500E型號(hào)FPGA，該器件具有豐富的資源，208個(gè)接口，500 k系統(tǒng)門，同時(shí)還有73 kbit的Distributed RAM和360 kbit的Block RAM，足以滿足此次設(shè)計(jì)的需求［6］。

圖3　驅(qū)動(dòng)電路結(jié)構(gòu)框圖Fig.3　Driving circuit diagram

在使用VHDL語(yǔ)言編寫(xiě)程序時(shí)，采用自上而下、模塊化的設(shè)計(jì)方法。選取行轉(zhuǎn)移頻率為33 kHz，像元讀出頻率為200 kHz，行轉(zhuǎn)移時(shí)序和像素讀出時(shí)序占空比均選為50%，復(fù)位時(shí)序的占空比選為10%。

把驅(qū)動(dòng)時(shí)序劃分為3個(gè)模塊：行轉(zhuǎn)移模塊、像素讀出模塊和幀控制模塊。行轉(zhuǎn)移模塊用于產(chǎn)生CCD進(jìn)行垂直行轉(zhuǎn)移所需的驅(qū)動(dòng)時(shí)序，包括IΦ1、IΦ2和IΦ3。像素讀出模塊用于產(chǎn)生與水平像素讀出相關(guān)的驅(qū)動(dòng)時(shí)序，包括RΦ1、RΦ2、RΦ3和ΦR。幀控制模塊用于控制CCD的整個(gè)工作過(guò)程，包括控制光積分時(shí)間、行轉(zhuǎn)移開(kāi)始和結(jié)束時(shí)和像素轉(zhuǎn)移時(shí)序的時(shí)間間隔，行轉(zhuǎn)移次數(shù)和像素轉(zhuǎn)移次數(shù)等。每個(gè)模塊分別使用有限狀態(tài)機(jī)實(shí)現(xiàn)，然后在頂層文件里使用元件例化的方法調(diào)用元件實(shí)現(xiàn)驅(qū)動(dòng)時(shí)序設(shè)計(jì)［7］。下面詳細(xì)介紹像素讀出模塊的設(shè)計(jì)，其他兩個(gè)模塊不再贅述。

根據(jù)驅(qū)動(dòng)時(shí)序圖，對(duì)像素讀出時(shí)序RΦ1、RΦ2、RΦ3和ΦR進(jìn)行劃分，分為S0-S7共8個(gè)狀態(tài)，如圖4（a）所示。

圖4　像素讀出時(shí)序劃分及狀態(tài)機(jī)描述Fig.4　Segments and state machine description of pixel readout timing

使用一個(gè)有限狀態(tài)機(jī)來(lái)描述像素讀出模塊，如圖4（b）所示。當(dāng)CCD進(jìn)行行轉(zhuǎn)移時(shí)，輸出S0狀態(tài)的信號(hào)；當(dāng)進(jìn)行像素讀出時(shí)，則連續(xù)依次輸出S1-S7狀態(tài)的信號(hào)，完成一個(gè)像素的讀出。 各狀態(tài)的跳轉(zhuǎn)由信號(hào) Rdriver_start和Idriver_start來(lái)控制：當(dāng)Idriver_start為 1時(shí)，表明CCD處于行轉(zhuǎn)移階段，進(jìn)入S0狀態(tài)，輸出行轉(zhuǎn)移所需要的驅(qū)動(dòng)時(shí)序；當(dāng)Rdriver_start為1時(shí)，表明CCD開(kāi)始準(zhǔn)備像素讀出，依次進(jìn)入S1-S7狀態(tài)，不斷循環(huán)直至把轉(zhuǎn)移到水平移位寄存器中的像素完全讀出。

完成對(duì)驅(qū)動(dòng)時(shí)序的VHDL語(yǔ)言描述后，在ISE 14.2可編程邏輯集成開(kāi)發(fā)環(huán)境下，對(duì)驅(qū)動(dòng)時(shí)序進(jìn)行仿真，仿真波形如圖5所示，各個(gè)驅(qū)動(dòng)時(shí)序的相位關(guān)系、頻率、占空比等完全符合設(shè)計(jì)要求。

圖5　時(shí)序仿真圖Fig.5　Timing simulation diagram

3.2時(shí)序驅(qū)動(dòng)單元

CCD屬于容性負(fù)載，對(duì)驅(qū)動(dòng)時(shí)序信號(hào)有著一定的功率要求。CCD42-10 BI AIMO正常工作所需的驅(qū)動(dòng)時(shí)序電壓取典型值12V，而FPGA輸出的時(shí)序電平只有3.3 V，所以需要驅(qū)動(dòng)芯片將驅(qū)動(dòng)時(shí)序信號(hào)進(jìn)行電平轉(zhuǎn)換。CCD正常驅(qū)動(dòng)時(shí)所需的功率，可由下面公式進(jìn)行計(jì)算：

P=C×F×V2

式中：P為功率大小，C為電極等效電容，F(xiàn)為工作頻率，V為驅(qū)動(dòng)時(shí)序電壓。CCD42-10 BI AIMO工作時(shí)像素讀出所需功率最大，像素讀出引腳等效電容80 pF，驅(qū)動(dòng)時(shí)序電壓12 V，取最大工作頻率3 MHz［4］。通過(guò)計(jì)算，每一相像素轉(zhuǎn)移驅(qū)動(dòng)脈沖需要的功率為34.56 mW。

根據(jù)此計(jì)算結(jié)果，選用公司的驅(qū)動(dòng)芯片EL7202，它可提供峰值電流2 A，對(duì)滿足CCD42-10 BI AIMO功率要求有足夠的裕度。與其他驅(qū)動(dòng)芯片DS0026、ICL7667等相比，EL7202在驅(qū)動(dòng)能力、反應(yīng)時(shí)間、抑制噪聲等各方面表現(xiàn)更為優(yōu)秀，其上升沿和下降沿變化得更快，更能滿足應(yīng)用要求。

EL7202芯片單電源工作，雙通道輸入輸出。其電路原理圖如圖6所示：V+和V-為供電電壓輸入引腳，分別為12 V 和0 V。供電電壓12 V經(jīng)過(guò)20 Ω的電阻連接到驅(qū)動(dòng)芯片，可防止過(guò)沖現(xiàn)象。使用容值為0.1 μF的小電容并聯(lián)4.7 μF的鉭電容，減小電源紋波。每個(gè)驅(qū)動(dòng)信號(hào)經(jīng)過(guò)EL7202驅(qū)動(dòng)后都接有100 Ω電阻，用來(lái)調(diào)節(jié)驅(qū)動(dòng)脈沖的上升沿和下降沿時(shí)間，從而滿足CCD驅(qū)動(dòng)信號(hào)的要求。

圖6　驅(qū)動(dòng)器EL7202電路圖Fig.6　EL7202 driving circuit

3.3CCD供電單元

CCD供電單元提供給驅(qū)動(dòng)芯片EL7202驅(qū)動(dòng)電平以及CCD42-10 BI AIMO工作所需的各種偏置電壓。CCD42-10 BI AIMO的偏置電壓包括襯底電壓（+9 V）、傾倒漏極（+24 V）、放大器漏極（+28 V）、輸出門極電壓（+4 V、+3 V）和復(fù)位管的復(fù)位電壓（+17 V）。這些電壓的好壞將直接影響到CCD的電荷轉(zhuǎn)移效率和輸出信號(hào)的信噪比。如果電壓中引入噪聲過(guò)大，嚴(yán)重的有可能在輸出圖像上產(chǎn)生條紋，所以有必要對(duì)這些電壓進(jìn)行濾波處理，將電壓噪聲降到最低［8］。CCD的偏置電壓所需的電流較小，可以通過(guò)調(diào)節(jié)電阻分壓的方法使用LM117芯片實(shí)現(xiàn)，因其電路已經(jīng)很成熟，在此不再贅述。

4　實(shí)驗(yàn)結(jié)果與分析

檢測(cè)CCD的各種偏置電源正常后，接上CCD42-10 BI AIMO，用示波器對(duì)驅(qū)動(dòng)脈沖和CCD的輸出信號(hào)進(jìn)行觀察。圖7中（a）和（b）分別為行轉(zhuǎn)移脈沖和像素轉(zhuǎn)移脈沖波形圖。圖8為CCD輸出信號(hào)波形。

圖7　行轉(zhuǎn)移脈沖和像素讀出脈沖Fig.7　line transfer pulse and pixel readout pulse

圖8　CCD輸出信號(hào)Fig.8　CCD output waveform

從圖7中可以看出，行轉(zhuǎn)移脈沖的頻率為33 kHz，像素轉(zhuǎn)移脈沖的頻率為200 kHz，占空比均為50%，高低電平分別為12 V和0 V，以上驅(qū)動(dòng)脈沖的電平值、頻率、占空比等完全符合設(shè)計(jì)要求。圖8的CCD輸出波形表明設(shè)計(jì)的驅(qū)動(dòng)電路可以驅(qū)動(dòng)CCD42-10 BI AIMO正常工作。

5　結(jié)　論

使用Xilinx公司Spartan3E系列的XC3S500E型號(hào)FPGA芯片，在ISE開(kāi)發(fā)環(huán)境下采用硬件描述語(yǔ)言VHDL語(yǔ)言設(shè)計(jì)出科學(xué)級(jí)CCD42-10 BI AIMO工作所需的驅(qū)動(dòng)時(shí)序信號(hào)，并選用高性能的驅(qū)動(dòng)芯片EL7202保證提供給CCD高質(zhì)量的驅(qū)動(dòng)脈沖信號(hào)。仿真與實(shí)驗(yàn)結(jié)果表明，此驅(qū)動(dòng)電路設(shè)計(jì)能夠滿足實(shí)際應(yīng)用要求，可以用來(lái)驅(qū)動(dòng)CCD42-10 BI AIMO。

［1］Takako Kato，et al.X-Ray spectral analysis of Yohkoh bragg crystal spectrometer data on a 1992 September 6 Flare：The Blueshift Component and Ion Abundances［J］ApJ，1998，492 （2）：822-832.

［2］JanesickJR.Scientificcharge-coupleddevices［M］. Bellingham：SPIE press，2001.

［3］Janesick J.Muti-pinned-phase charge-coupled device［J］. NASA Tech Briefs，1990，14（8）：22.

［4］E2V Products.CCD42-10 Back Illuminated High Performance AIMO CCD Sensor Datasheet［EB/OL］.［2015-01-09］.http：// www.e2v.com/resources/account/download-datasheet/1178.pdf.

［5］常磊，李國(guó)寧，金龍旭.基于FPGA的全幀型面陣CCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)［J］.光學(xué)技術(shù)，2006（32）：313-316.

［6］Xilinx Products.Spartan3E FPGA Family Datasheet［EB/OL］. ［2013-07-19］.http：//www.xilinx.com/support/documentation/ data_sheets/ds312.pdf.

［7］蔣小燕.EDA技術(shù)及VHDL［M］.南京：東南大學(xué)出版社，2008.

［8］許秀貞，李自田，薛利軍.CCD噪聲分析及處理技術(shù)［J］.紅外與激光工程，2004，33（4）：343-346.

Design of driving circuit of soft X-ray CCD based on FPGA

HAO Yu-ting1，2，WEI Fei1，LENG Shuang1，LI Mi-mi1，2
（1.National Space Science Center，Chinese Academy of Science，Beijing 100190，China；2.Univer Sity of Chinese Academy of Science，Beijing 100190，China）

CCD is the core component for realizing space soft X-ray exploring mission.According to the requirements for space soft X-ray exploring，the scientific CCD42-10 BI AIMO produced by E2V Company has high sensitivity，low noise and high readout speed，and a driving circuit based on FPGA is designed.This design is developed on the XC3S500E hardware platform，using VHDL language to describe the driving timing.The CCD is driven by EL7202 chips.The simulation and testing resultsindicatethattheCCDperformedstably，andthedesignmatchesthedrivingrequirementsofCCD42-10BIAIMO.

soft X-ray；CCD；driving circuit；FPGA

TN386.5

A

1674－6236（2016）03-0094-04

2015-04-16稿件編號(hào)：201504166

中國(guó)科學(xué)院戰(zhàn)略性先導(dǎo)科技專項(xiàng)（XDA04070000）

郝玉婷（1987—），女，江蘇沛縣人，碩士研究生。研究方向：高分辨率低噪聲CCD傳感器讀出系統(tǒng)開(kāi)發(fā)。