張學(xué)梁 王詔君 張凱 劉雨晴

【摘要】 提出了一種基于新的鎖相環(huán)與FPGA制作頻譜儀的方法。采用掃頻外差法，以單片機(jī)STM32F103VET6為控制核心，結(jié)合高速可編程邏輯器件FPGA，采用鎖相環(huán)技術(shù)產(chǎn)生本振信號(hào)，本振信號(hào)和輸入信號(hào)混頻濾波輸出中頻信號(hào)，采用了一次下混頻、濾波，經(jīng)過(guò)高速AD采樣之后由FPGA實(shí)現(xiàn)FFT算法輸出頻譜，最后由單片機(jī)液晶屏顯示出頻譜。

【關(guān)鍵詞】 掃頻外差式頻譜儀 鎖相環(huán) FPGA 單片機(jī)控制顯示

理論分析：

電路實(shí)現(xiàn)：

（1）系統(tǒng)框圖：

（2）鎖相環(huán)電路：ADF4351集成芯片內(nèi)部集成鑒頻器和壓控振蕩器，結(jié)合外部環(huán)路濾波器和外部參考頻率輸入，結(jié)合外部電路即可實(shí)現(xiàn)程序控制鎖相環(huán)功能。

（3）中頻信號(hào)產(chǎn)生：輸入信號(hào)經(jīng)過(guò)放大輸入混頻器，和鎖相環(huán)產(chǎn)生的本振信號(hào)混頻經(jīng)過(guò)帶通濾波器后輸出中頻信號(hào)，經(jīng)過(guò)兩級(jí)放大信號(hào)調(diào)理提供AD轉(zhuǎn)換模塊的輸入。

（4）AD采樣模塊采用12位AD采樣芯片LTC2227CUH，采樣速率可以達(dá)到40MSPS，有很高的分辨率，為FPGA模塊提供信號(hào)輸入。A/D采樣電路對(duì)下混頻后的信號(hào)進(jìn)行采樣。

（5）FPGA電路：采用CycloneIV 系列EP4CE10芯片，實(shí)現(xiàn)數(shù)字信號(hào)處理，進(jìn)行濾波操作，實(shí)現(xiàn)FFT運(yùn)算。共采集轉(zhuǎn)化為512個(gè)點(diǎn)，提供給單片機(jī)。

實(shí)物圖：

測(cè)試分析與結(jié)論

根據(jù)測(cè)試數(shù)據(jù)，可以得到，通過(guò)軟件控制的鎖相環(huán)輸出頻率和實(shí)際測(cè)到的鎖相環(huán)輸出頻率在誤差范圍內(nèi)相等。在輸出頻率較大時(shí)波形輸出幅度有所衰減，是由于集成芯片內(nèi)部環(huán)路濾波器有所衰減，對(duì)輸出的頻率變化影響不大?？梢酝ㄟ^(guò)輸出端的指示燈觀察是否實(shí)現(xiàn)鎖定。由于燈的閃爍程度看出鎖定時(shí)間小于1MS。系統(tǒng)將掃頻外差法與快速傅里葉變換方法相結(jié)合，具有測(cè)量時(shí)間快、頻帶范圍寬、頻率分辨率高、測(cè)量精度高的優(yōu)點(diǎn)，并具備頻譜存儲(chǔ)與回放功能。

參 考 文 獻(xiàn)

[1]戴志堅(jiān) 師奕兵 王志堅(jiān)， 邏輯分析儀高速數(shù)據(jù)采集及數(shù)據(jù)窗口定位，

[2] 張世箕， 數(shù)據(jù)域測(cè)試及儀器， 電子工業(yè)出版社

[3] [美]約輸·肯尼 吳運(yùn)熙、張壓西、劉大可譯， 邏輯分析儀 ，電子工業(yè)出版社