付揚(yáng)

(北京工商大學(xué) 計(jì)算機(jī)與信息工程學(xué)院， 北京　100048)

?

基于FPGA的信號源設(shè)計(jì)

付揚(yáng)

(北京工商大學(xué) 計(jì)算機(jī)與信息工程學(xué)院， 北京100048)

摘要：針對模擬信號源存在精度低、頻率范圍小，以及定制直接數(shù)字頻率合成信號源的控制方式、置頻速率等不滿足系統(tǒng)要求的問題，設(shè)計(jì)了一種基于FPGA的信號源。該信號源基于直接數(shù)字頻率合成原理，采用FPGA的模塊化設(shè)計(jì)方法， 實(shí)現(xiàn)了頻率、相位、幅值可調(diào)的正弦波、方波、三角波等波形輸出。實(shí)驗(yàn)表明，該信號源輸出波形質(zhì)量好，頻率分辨率高，控制靈活、方便。

關(guān)鍵詞：信號源； 現(xiàn)場可編程門陣列； 直接數(shù)字頻率合成

網(wǎng)絡(luò)出版地址：http://www.cnki.net/kcms/detail/32.1627.TP.20160705.1502.014.html

0引言

信號源在產(chǎn)品研發(fā)及生產(chǎn)實(shí)踐中有廣泛的應(yīng)用。模擬信號源便于集成，操作簡單，且頻譜純度較高，使用比較廣泛，但精度較低，頻率范圍小，存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，因此需要研發(fā)高性能的信號源。直接數(shù)字頻率合成(Direct Digital Frequency Synthesis，DDFS，簡稱DDS)是從相位概念出發(fā)，直接合成所需波形的一種新的頻率合成技術(shù)，與傳統(tǒng)的模擬式波形產(chǎn)生法相比，具有頻率轉(zhuǎn)換速度快、頻率分辨率高、相位噪聲小、頻率穩(wěn)定度高、集成度高、易于調(diào)整及控制靈活等優(yōu)點(diǎn)。但目前已有的定制DDS芯片在控制方式、置頻速率等方面常常與信號發(fā)生、通信、雷達(dá)等系統(tǒng)的要求差距很大，且不能實(shí)現(xiàn)修改。

現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)是在可編程器件基礎(chǔ)上發(fā)展而來的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA具有規(guī)模大、速度快、編程修改方便、應(yīng)用靈活等優(yōu)勢，同時(shí)具有強(qiáng)大的軟件支持，其發(fā)展使設(shè)計(jì)滿足自行需要的高性能DDS信號源成為可能[1]。

FPGA的設(shè)計(jì)開發(fā)軟件Quartus II實(shí)現(xiàn)了硬件設(shè)計(jì)的軟件化。其模塊的功能仿真避免了直接硬件設(shè)計(jì)不合適所帶來的時(shí)間和成本浪費(fèi)，使設(shè)計(jì)易于開發(fā)、修改靈活快捷。其內(nèi)嵌入式邏輯分析器SignalTap II是系統(tǒng)級的調(diào)試工具，進(jìn)一步降低了系統(tǒng)的硬件設(shè)計(jì)難度，滿足FPGA開發(fā)中硬件調(diào)試的要求，對最終系統(tǒng)實(shí)現(xiàn)的驗(yàn)證具有實(shí)時(shí)性和可視性，減少了傳統(tǒng)調(diào)試驗(yàn)證的時(shí)間，加快了設(shè)計(jì)周期。因此，筆者采用FPGA和DDS技術(shù)設(shè)計(jì)了一種信號源，其具有可編程、數(shù)字化、速度快、分辨率高等特點(diǎn)。

1信號源設(shè)計(jì)原理及方案

1.1設(shè)計(jì)原理

信號源的設(shè)計(jì)依據(jù)DDS原理[2]。DDS模型由相位累加器、波形存儲(chǔ)器、D/A轉(zhuǎn)換器及低通濾波器構(gòu)成，如圖1所示。

圖1　DDS模型

相位累加器是決定DDS性能的關(guān)鍵部分。相位累加器的位數(shù)直接影響輸出信號的頻率調(diào)節(jié)范圍、頻率分辨率、相位差的調(diào)節(jié)范圍及相位差的分辨率。相位累加器由N位加法器與N位累加寄存器構(gòu)成。每來1個(gè)時(shí)鐘脈沖，加法器將頻率控制字K與累加寄存器輸出的累加相位數(shù)據(jù)相加，將相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字K相加。相位累加器在時(shí)鐘作用下，不斷對頻率控制字K進(jìn)行線性相位累加。由此可看出，相位累加器在每一個(gè)脈沖輸入時(shí)，將頻率控制字K累加1次，相位累加器輸出的數(shù)據(jù)即合成信號的相位，相位累加器的輸出頻率即DDS輸出的信號頻率[3]。

圖2為4位累加器(N=4)原理。其中A1—A4，B1—B4為4位加法器的輸入，W1—W4為加法器的輸出；4位累加寄存器由4位D觸發(fā)器構(gòu)成，D1—D4為其輸入，CP為時(shí)鐘脈沖，Q1—Q4為其輸出。

對累加寄存器而言，其輸入等于加法器的輸出，即D4D3D2D1=W4W3W2W1。

圖2　4位累加器原理

累加寄存器的輸出為加法器的輸入，即Q4Q3Q2Q1=B4B3B2B1。

設(shè)頻率控制字K為A4A3A2A1=0001，且累加器電路輸出初態(tài)為Q4Q3Q2Q1=0000，則在時(shí)鐘脈沖的作用下，電路的狀態(tài)轉(zhuǎn)換如圖3所示?？煽闯鲭娐饭灿?6個(gè)狀態(tài)，相位輸出以16個(gè)時(shí)鐘脈沖為周期，相位增量M=0001。

圖3　A4A3A2A1=0001時(shí)的電路狀態(tài)轉(zhuǎn)換

電路輸出初態(tài)為Q4Q3Q2Q1=0000時(shí)，若頻率控制字K為A4A3A2A1=0010，則電路狀態(tài)轉(zhuǎn)換如圖4所示?？煽闯鲭娐饭灿?個(gè)狀態(tài)，相位輸出以8個(gè)時(shí)鐘脈沖為周期，相位增量M=0010。

圖4　A4A3A2A1=0010時(shí)的電路狀態(tài)轉(zhuǎn)換

依次類推，可見頻率控制字K既控制了相碼增量值，即DDS模型輸出每個(gè)波形的采樣點(diǎn)數(shù)，又控制了輸出信號的頻率。若相位累加器為N位，則有

(1)

(2)

式中：f0為DDS輸出信號頻率；fclk為參考時(shí)鐘脈沖頻率。

采樣點(diǎn)數(shù)為2N/M。若fclk一定，則f0越大，采樣點(diǎn)數(shù)越少。最小步進(jìn)為fclk/2N，頻率達(dá)到最小步進(jìn)值時(shí)，采樣點(diǎn)數(shù)最多。設(shè)計(jì)時(shí)根據(jù)所要求的最高頻率和最少采樣點(diǎn)數(shù)可確定fclk，根據(jù)最小步進(jìn)和fclk可確定N，根據(jù)最高輸出頻率和最小步進(jìn)可確定M。DDS頻率分辨率為fclk/2N，也可以用累加器位數(shù)N表示，若fclk一定，則N越大，頻率分辨率越高。

用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，即可將存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值經(jīng)查找表查出。波形存儲(chǔ)器的輸出送至D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換為模擬量信號[4]。

1.2設(shè)計(jì)方案

信號源采用FPGA模塊化設(shè)計(jì)，由分頻器、相位累加器、波形查詢表、幅度控制器及D/A輸出控制器組成[5]，如圖5所示。分頻器為信號源提供基準(zhǔn)時(shí)鐘；相位累加器對頻率控制字進(jìn)行累加，決定輸出信號的頻率和相位，累加結(jié)果作為波形查詢表的下一個(gè)取樣地址；波形查詢表存儲(chǔ)各種波形數(shù)據(jù)；幅度控制器控制輸出信號的幅度；D/A輸出控制器的輸入即為波形查詢表和幅度控制器的輸出，其輸出信號下載到FPGA芯片CycloneⅡ EP2C35F672C8進(jìn)行SignalTapⅡ仿真測試。信號源各模塊采用VHDL語言設(shè)計(jì)，頂層采用圖形法設(shè)計(jì)。

圖5　信號源組成

2信號源模塊設(shè)計(jì)及仿真

設(shè)計(jì)的信號源產(chǎn)生0～160 kHz、頻率最小步進(jìn)為5 Hz的波形信號。根據(jù)式(1)、式(2)可計(jì)算出fclk，N，M。若f0達(dá)到160 kHz，采樣點(diǎn)數(shù)為64，則fclk不小于10.24 MHz。為實(shí)現(xiàn)5 Hz的頻率最小步進(jìn)，此時(shí)采樣點(diǎn)數(shù)最多，由5=fclk/2N得N=21，即相位累加器為21位，最終輸出信號頻率f0與相位增量M的關(guān)系為f0=5M。由于f0最大值為160 kHz，則M≥32 000，而215=32 768，所以選擇相位增量的最低位數(shù)為15位。

根據(jù)設(shè)計(jì)方案，信號源各模塊采用VHDL硬件描述語言編程設(shè)計(jì)[6-7]，在QuartusⅡ環(huán)境下進(jìn)行編譯、仿真和調(diào)試后，生成器件模塊。采用圖形法調(diào)用各模塊設(shè)計(jì)信號源系統(tǒng)頂層，包括分頻器、相位累加器、查詢表、幅度控制器、D/A輸出控制器5個(gè)模塊。

對相位累加器模塊進(jìn)行VHDL編程時(shí)，設(shè)CLK為系統(tǒng)時(shí)鐘，STEP為頻率控制字輸入，ACC為中間定義信號，ACC_OUT為模塊輸出。對相位累加器模塊進(jìn)行功能仿真，結(jié)果如圖6所示，可看出在每個(gè)CLK的上升沿，相位累加器以STEP為基本單位進(jìn)行累加。

圖6　相位累加器模塊功能仿真結(jié)果

查詢表模塊用于存儲(chǔ)各種波形數(shù)據(jù)，對相位累加器送入的數(shù)據(jù)進(jìn)行查詢。設(shè)置該模塊波形選擇輸入變量CHOICE為2位二進(jìn)制數(shù)，分別為00，01，10。當(dāng)CHOICE為00時(shí)，查表得到正弦波；當(dāng)CHOICE為01時(shí)，查表得到方波； 當(dāng)CHOICE為10時(shí)，查表得到三角波。

幅度控制器模塊用于控制輸出波形的幅度，設(shè)CLK為該模塊的時(shí)鐘信號，CQI為VHDL編程時(shí)的中間變量，fudu_times為模塊輸出。仿真結(jié)果如圖7所示，可見在CLK每一個(gè)上升沿，fudu_times加1。

圖7　幅度控制器模塊仿真結(jié)果

3信號源測試

采用CycloneⅡ EP2C35F672C8型FPGA芯片。該芯片集成了33 216個(gè)邏輯單元(約165萬門)和473 kB片上RAM，擁有672個(gè)引腳，速度等級為8級。在QuartusⅡ軟件中，將設(shè)計(jì)的輸入、輸出進(jìn)行芯片引腳鎖定，完成編譯。在QuartusⅡ的SignalTapⅡ邏輯分析儀界面進(jìn)行時(shí)鐘鎖定、引腳鎖定及硬件連接；在SOF Manager中添加要測試的.sof文件，并進(jìn)行硬件下載[8]。文件下載后，進(jìn)行SignalTapⅡ仿真測試，設(shè)定頻率步進(jìn)STEP為F500H，時(shí)鐘控制信號CLK_SEL為1，幅度輸出amplitude_times為FH，波形選擇信號CHOICE為00，01，10，波形輸出信號為DOUT，得到信號源輸出仿真波形如圖8所示。

從圖8可看出，當(dāng)CHOICE為00時(shí)，信號源輸出正弦波；當(dāng)CHOICE為01時(shí)，信號源輸出方波；當(dāng)CHOICE為10時(shí)，信號源輸出三角波。仿真結(jié)果驗(yàn)證了設(shè)計(jì)方案的正確性。

圖8　信號源輸出仿真波形

采用示波器對信號源進(jìn)行測試，測試波形如圖9所示，自上而下依次為CHOICE為00，01，10時(shí)的輸出波形?？梢娦盘栐摧敵霾ㄐ闻c仿真結(jié)果一致。

圖9　信號源測試波形

4結(jié)語

依托FPGA技術(shù)的軟件編程、編譯、仿真和測試的強(qiáng)大支持，以及FPGA具有的高密度、可編程和在線下載等特點(diǎn)，實(shí)現(xiàn)了根據(jù)需要自行設(shè)計(jì)的高性能和數(shù)字化DDS信號源，克服了模擬信號源和定制DDS信號源的缺陷?；贔PGA的信號源只要增加頻率控制字長，擴(kuò)展波形數(shù)據(jù)，即可方便地實(shí)現(xiàn)頻率的高分辨率和大范圍可調(diào)的多種波形發(fā)生器，且不會(huì)影響信號源的可靠性及增加成本。實(shí)驗(yàn)證明該信號源波形頻率、相位、幅值可方便、靈活調(diào)節(jié)，波形質(zhì)量好，分辨率高。

參考文獻(xiàn)：

[1]晏勇.基于FPGA三相正弦信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].電氣自動(dòng)化,2014,36(4):38-40.

[2]楊大偉,楊秀芳,陳劍虹.基于FPGA的DDS多信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].西安理工大學(xué)學(xué)報(bào),2013,29(4):439-443.

[3]吳征,蘇淑靖.基于FPGA+PWM的多路信號發(fā)生器設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2014,40(3):38-40.

[4]張興紅,蔡偉,邱磊,等.基于FPGA與DDS技術(shù)的可調(diào)超聲波驅(qū)動(dòng)電源設(shè)計(jì)[J].儀表技術(shù)與傳感器,2015(6):84-87.

[5]張林行,尚小虎,趙美聰,等.基于FPGA的直接數(shù)字合成信號源設(shè)計(jì)[J].電子設(shè)計(jì)工程,2016(1)：172-174.

[6]潘松，黃繼業(yè).EDA技術(shù)與VHDL[M].3版.北京：清華大學(xué)出版社，2009：94-148.

[7]PALNITKAR S.Verilog HDL數(shù)字設(shè)計(jì)與綜合[M].夏宇聞，胡燕祥，刁嵐松，譯.北京：電子工業(yè)出版社，2009.

[8]王海華.邏輯分析儀SignalTap Ⅱ在系統(tǒng)級調(diào)試中的應(yīng)用[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用,2011(2):11-14.

Design of signal source based on FPGA

FU Yang

(College of Computer and Information Engineering, Beijing Technology and Business University,Beijing 100048, China)

Abstract:In order to solve problems of low precision and small frequency range of analog signal sources and unability to satisfy system requirement of bespoke direct digital frequency synthesis signal sources on aspects of control mode and frequency setting, a signal source based on FPGA was designed. The source is based on direct digital frequency synthesis principle, it adopts modularization design of FPGA and can output sine wave, square wave and triangular wave with adjustable frequency, phase and amplitude. The experimental results show that the signal has perfect quality of output wave, high frequency resolution and convenient control.

Key words:signal source; field-programmable gate array; direct digital frequency synthesis

文章編號：1671-251X(2016)07-0059-04

DOI:10.13272/j.issn.1671-251x.2016.07.014

收稿日期：2016-03-10；修回日期：2016-05-20；責(zé)任編輯：李明。

基金項(xiàng)目：北京市自然科學(xué)基金資助項(xiàng)目(4122020)。

作者簡介：付揚(yáng)(1962-)，女，遼寧撫順人，副教授，碩士，主要研究方向?yàn)殡娮蛹夹g(shù)應(yīng)用、嵌入式片上系統(tǒng)設(shè)計(jì)及多媒體信息處理，E-mail:fsfy988@126.com。

中圖分類號：TD67

文獻(xiàn)標(biāo)志碼：A網(wǎng)絡(luò)出版時(shí)間：2016-07-05 15:02

付揚(yáng).基于FPGA的信號源設(shè)計(jì)[J].工礦自動(dòng)化，2016,42(7)：59-62.