陳楠，　魏廷存，　陳笑

(西北工業(yè)大學(xué) 計(jì)算機(jī)學(xué)院，陜西 西安 710072)

?

鄰周期采樣的數(shù)字控制DC-DC開(kāi)關(guān)變換器

陳楠，魏廷存，陳笑

(西北工業(yè)大學(xué) 計(jì)算機(jī)學(xué)院，陜西 西安 710072)

摘要:針對(duì)高頻DC-DC開(kāi)關(guān)變換器，提出了數(shù)字控制DC-DC開(kāi)關(guān)變換器的鄰周期采樣(adjacent cycle sampling,ACS)控制方法，緩解硬件處理速度與系統(tǒng)瞬態(tài)性能之間的矛盾。依據(jù)紋波控制方法，ACS控制算法利用硬件空閑階段采樣數(shù)據(jù)，增大環(huán)路預(yù)留時(shí)間，消除占空比的影響。采用ACS控制算法，推導(dǎo)出適用于后緣調(diào)制降壓型DC-DC開(kāi)關(guān)變換器的數(shù)字V2控制律和電流控制律，并且研究了次諧振蕩現(xiàn)象及其數(shù)字斜坡補(bǔ)償消除方法。仿真結(jié)果表明，在相同的硬件條件，對(duì)于負(fù)載的瞬間擾動(dòng)，數(shù)字V2控制較數(shù)字電流控制具有更快的瞬態(tài)響應(yīng)速度；與現(xiàn)有技術(shù)相比，ACS控制方法可有效提高系統(tǒng)的瞬態(tài)響應(yīng)性能。

關(guān)鍵詞:數(shù)字控制DC-DC開(kāi)關(guān)變換器；鄰周期采樣；數(shù)字V2控制；數(shù)字電流控制；瞬態(tài)響應(yīng)

0引言

數(shù)字控制的DC-DC開(kāi)關(guān)變換器，由于具有設(shè)計(jì)靈活、轉(zhuǎn)換效率高、可實(shí)現(xiàn)復(fù)雜的控制算法以及對(duì)元器件參數(shù)漂移不敏感等優(yōu)點(diǎn)，是目前電力電子和集成電路領(lǐng)域的研究開(kāi)發(fā)熱點(diǎn)[1-4]。

為了提高DC-DC開(kāi)關(guān)變換器的響應(yīng)速度，其開(kāi)關(guān)頻率逐漸向數(shù)MHz的高頻領(lǐng)域發(fā)展。隨著開(kāi)關(guān)頻率的提高(開(kāi)關(guān)周期減小)，數(shù)字控制環(huán)路預(yù)留時(shí)間相應(yīng)減小，此時(shí)要求硬件電路具有更高的處理速度以滿足系統(tǒng)瞬態(tài)性能要求，這將對(duì)數(shù)字控制DC-DC開(kāi)關(guān)變換器的設(shè)計(jì)提出了極大的挑戰(zhàn)，也是目前數(shù)字控制高頻DC-DC開(kāi)關(guān)變換器領(lǐng)域的主要技術(shù)難題。

對(duì)于數(shù)字控制的DC-DC開(kāi)關(guān)變換器，基于輸出紋波控制的典型控制方法有無(wú)拍差(deadbeat)控制[5-9]和延遲(delay)控制[10-11]。無(wú)拍差控制雖然對(duì)于輸出端的擾動(dòng)具有快速的響應(yīng)和調(diào)節(jié)能力，但由于環(huán)路預(yù)留時(shí)間非常短(小于1個(gè)開(kāi)關(guān)周期)，要求硬件電路具有很高的處理速度。與此相反，延遲控制的環(huán)路預(yù)留時(shí)間長(zhǎng)(大于1個(gè)開(kāi)關(guān)周期)，降低了對(duì)硬件電路處理速度的要求，但系統(tǒng)對(duì)輸出端擾動(dòng)的響應(yīng)速度慢，導(dǎo)致系統(tǒng)的瞬態(tài)性能變差。另外，文獻(xiàn)[12]中提出了雙環(huán)電流控制，在外環(huán)電壓控制的基礎(chǔ)上增加了內(nèi)環(huán)電感電流控制，與單環(huán)電壓控制相比，雙環(huán)電流控制具有較快的瞬態(tài)響應(yīng)速度。但是，由于輸出端接有濾波電容，輸出負(fù)載的瞬間擾動(dòng)首先由濾波電容補(bǔ)償和平衡，導(dǎo)致電感電流不能及時(shí)反應(yīng)負(fù)載的擾動(dòng)，因此影響瞬態(tài)性能。

為了緩解硬件處理速度與系統(tǒng)瞬態(tài)性能之間的矛盾，進(jìn)一步提高系統(tǒng)的瞬態(tài)性能，本文提出了鄰周期采樣(adjacent cycle sampling,ACS)控制方法。ACS控制的基本思想是，充分利用前一周期內(nèi)硬件電路的空閑時(shí)間進(jìn)行提前采樣并完成控制律運(yùn)算和占空比更新，從而顯著增加了控制環(huán)路的預(yù)留時(shí)間，并具有與無(wú)拍差控制同等的瞬態(tài)性能。ACS控制方法通常用于雙環(huán)數(shù)字控制的內(nèi)環(huán)控制，其控制量是輸出電壓或電感電流的紋波分量，根據(jù)控制量的不同，分為數(shù)字V2控制(內(nèi)環(huán)控制量為輸出電壓)[13-14]和數(shù)字電流控制(內(nèi)環(huán)控制量為電感電流)。

不失一般性，本文以工作在連續(xù)導(dǎo)電模式(CCM)下的后緣調(diào)制降壓型(Buck)DC-DC開(kāi)關(guān)變換器為研究對(duì)象，分別建立了基于ACS控制的數(shù)字V2控制律和數(shù)字電流控制律，并且研究了次諧振蕩現(xiàn)象及其數(shù)字斜坡補(bǔ)償消除方法。最后通過(guò)MatLab仿真，驗(yàn)證了ACS控制方法可有效提高系統(tǒng)的瞬態(tài)響應(yīng)性能。

1鄰周期采樣控制方法

圖1所示為數(shù)字V2控制Buck型DC-DC開(kāi)關(guān)變換器的結(jié)構(gòu)圖。DC-DC開(kāi)關(guān)變換器由功率級(jí)電路和數(shù)字V2控制器組成，其中數(shù)字V2控制器包括采樣電路(ADC)，電壓補(bǔ)償器和數(shù)字脈寬調(diào)制器(DPWM)3個(gè)模塊。

圖1中，VG、VO和VREF分別是輸入電壓、輸出電壓和參考電壓，VD是VO經(jīng)ADC轉(zhuǎn)換后的數(shù)字輸出電壓，Vc是外環(huán)電壓控制產(chǎn)生的輸出量，由VD和VREF之差經(jīng)D-PID算法求出的控制信號(hào)。內(nèi)環(huán)采用基于紋波的ACS控制方法，其輸入量為Vc和VD，輸出量為數(shù)字占空比信號(hào)dD，最后經(jīng)DPWM轉(zhuǎn)換后輸出模擬脈沖信號(hào)δ(t),控制功率管S1導(dǎo)通或關(guān)斷來(lái)調(diào)節(jié)輸出電壓。由于外環(huán)和內(nèi)環(huán)的控制量均為輸出電壓，故稱(chēng)為數(shù)字V2控制。圖1中，RE是輸出濾波電容器C的等效串聯(lián)電阻(ESR),R是等效負(fù)載電阻。

圖1　數(shù)字V2控制Buck型DC-DC開(kāi)關(guān)變換器結(jié)構(gòu)圖Fig.1　Buck DC-DC switching converters with digital　　　 V2control

1.1傳統(tǒng)的紋波控制方法

紋波控制方法的基本思想是，根據(jù)先前時(shí)刻采樣得到的輸出量，按照確定的算法估算當(dāng)前周期的輸出量，并使當(dāng)前周期的輸出量強(qiáng)制等于外環(huán)產(chǎn)生的控制信號(hào)，以此計(jì)算和更新當(dāng)前周期的占空比[15]。傳統(tǒng)的紋波電壓控制方法有無(wú)拍差控制和延遲控制，其區(qū)別在于采樣時(shí)刻不同。

圖2(a)所示為無(wú)拍差控制的時(shí)序圖，其中Ts為開(kāi)關(guān)周期，Td為環(huán)路預(yù)留時(shí)間。在本周期的初始時(shí)刻采樣輸出信號(hào)(輸出電壓或電感電流)，接著運(yùn)算和更新本周期的占空比d[n]。由圖2(a)可知，無(wú)拍差控制中，輸出信號(hào)采樣、占空比計(jì)算和更新的操作必須在本周期的開(kāi)關(guān)導(dǎo)通階段內(nèi)完成，留給控制環(huán)路(包括模數(shù)轉(zhuǎn)換、占空比計(jì)算、DPWM轉(zhuǎn)換)的處理時(shí)間Td小于一個(gè)開(kāi)關(guān)周期，且輸出電壓VO的穩(wěn)定值越小(占空比越小)，Td也越小，極端情況下Td近似等于0(VO的穩(wěn)定值接近0時(shí))。

圖2(b)所示為延遲控制的時(shí)序圖。在第[n-2]周期結(jié)束時(shí)刻采樣輸出信號(hào)，接著運(yùn)算和更新本周期的占空比dD[n]。由于是利用第[n-2]周期結(jié)束時(shí)刻的輸出信號(hào)采樣值計(jì)算并更新本周期的占空比，因此，留給控制環(huán)路的處理時(shí)間Td恒大于一個(gè)開(kāi)關(guān)周期，且輸出電壓VO的穩(wěn)定值越大(占空比越大)，Td也越大，極端情況下Td接近兩個(gè)開(kāi)關(guān)周期(VO的穩(wěn)定值接近VG時(shí))。

圖2　采樣與控制時(shí)序圖Fig.2　Sampling and controlling sequential diagram

由于無(wú)拍差控制中輸出采樣與占空比更新之間的時(shí)間間隔非常短，該方法對(duì)于輸出端的負(fù)載擾動(dòng)具有快速的響應(yīng)和調(diào)節(jié)能力，但由于環(huán)路預(yù)留時(shí)間非常短，要求環(huán)路中的硬件電路具有很高的處理速度，因此該方法限制了DC-DC開(kāi)關(guān)變換器的開(kāi)關(guān)頻率提高；與此相反，延遲控制方法的環(huán)路預(yù)留時(shí)間長(zhǎng)，降低了對(duì)硬件電路處理速度的要求，但系統(tǒng)對(duì)輸出端擾動(dòng)的響應(yīng)速度慢，導(dǎo)致系統(tǒng)的瞬態(tài)性能變差。

1.2ACS控制方法

圖2(c)所示為ACS控制的時(shí)序圖。在第[n-1]周期的dD[n-1]Ts～Ts時(shí)間段內(nèi)，由于第[n-1]周期的占空比dD[n-1]已經(jīng)計(jì)算和更新完畢，該段時(shí)間內(nèi)控制環(huán)路中的硬件電路處于空閑狀態(tài)，因此，可以利用該段空閑時(shí)間提前進(jìn)行輸出信號(hào)采樣、占空比計(jì)算和更新的操作。在第[n-1]周期的dD[n-1]Ts時(shí)刻采樣輸出信號(hào)，接著計(jì)算和更新本周期的占空比dD[n]。ACS控制的環(huán)路預(yù)留時(shí)間Td=(1-dD[n-1])Ts+dD[n]Ts，由于相鄰兩開(kāi)關(guān)周期的占空比不會(huì)出現(xiàn)較大變化，即dD[n-1]≈dD[n]，故留給控制環(huán)路的處理時(shí)間Td近似等于一個(gè)開(kāi)關(guān)周期Ts，且與穩(wěn)態(tài)占空比的大小無(wú)關(guān)。表1中總結(jié)了無(wú)拍差控制，延遲控制和ACS控制的環(huán)路預(yù)留時(shí)間Td。

就采樣時(shí)刻而言，無(wú)拍差控制的采樣時(shí)刻為本周期的開(kāi)始時(shí)刻，延遲控制的采樣時(shí)刻為前兩個(gè)周期的結(jié)束時(shí)刻，而ACS控制的采樣時(shí)刻為前一周期內(nèi)的某一時(shí)刻，因此我們將這種控制方式命名為鄰周期采樣(adjacent cycle sampling,ACS)控制。

表1　環(huán)路預(yù)留時(shí)間比較

2ACS控制律

2.1ACS數(shù)字V2控制律

在穩(wěn)定狀態(tài)下(忽略擾動(dòng))，由于濾波電容C支路在開(kāi)關(guān)頻率范圍提供遠(yuǎn)遠(yuǎn)小于負(fù)載R的阻抗，因此變化的電感電流紋波ΔiL完全流經(jīng)電容C，通過(guò)電容C的等效串聯(lián)電阻RE給C充電，從而在RE上產(chǎn)生與電感電流斜率相同的壓降ΔiLRE，而所有的電感紋波電流流經(jīng)輸出濾波電容器，輸出紋波電壓即RE上的電壓[16]。由于開(kāi)關(guān)頻率遠(yuǎn)高于低通濾波器的固有頻率，可以認(rèn)為輸出的紋波電壓斜率在兩個(gè)連續(xù)的開(kāi)關(guān)周期內(nèi)為常數(shù)。因此，輸出電壓紋波的上升和下降斜率m1，m2分別為

(1)

對(duì)于工作在CCM模式下的后緣調(diào)制降壓型DC-DC開(kāi)關(guān)變換器，ACS數(shù)字V2控制的原理如圖3所示，圖中實(shí)線表示穩(wěn)態(tài)輸出電壓波形(為清楚起見(jiàn)，這里忽略了負(fù)載擾動(dòng))。ACS數(shù)字V2控制的控制目標(biāo)是使輸出電壓的峰值等于Vc(這里僅針對(duì)峰值控制)。

圖3　后緣調(diào)制的ACS數(shù)字V2控制Fig.3　ACS digital V2control for trialing-edge　　　modulation

對(duì)于后緣調(diào)制方式，功率開(kāi)關(guān)管S1在每個(gè)開(kāi)關(guān)周期內(nèi)先導(dǎo)通后關(guān)斷，以第[n]周期為例，導(dǎo)通時(shí)間ton=dD[n]Ts，關(guān)斷時(shí)間toff=(1-dD[n])Ts。如圖3所示，后緣調(diào)制時(shí)ACS控制的采樣點(diǎn)為第[n-1]周期的電壓峰值Vp[n-1]，更新點(diǎn)為第[n]周期的電壓峰值Vp[n]，它們之間的關(guān)系為

VP[n]=VP[n-1]-m2(1-dD[n-1])Ts+

m1dD[n]Ts。

(2)

根據(jù)基于紋波控制的ACS控制目標(biāo)，要求Vp[n]=Vc[n-1]，式(2)可改寫(xiě)為

Vc[n-1]=VP[n-1]-m2(1-dD[n-1])Ts+m1dD[n]Ts。

(3)

整理式(3)，得到ACS控制后緣調(diào)制時(shí)的電壓峰值控制律為

(4)

2.1ACS數(shù)字電流控制律

對(duì)于數(shù)字電流控制的DC-DC開(kāi)關(guān)變換器，除了內(nèi)環(huán)采樣信號(hào)為電感電流外，其余與數(shù)字V2控制完全相同。此時(shí)，數(shù)字電流控制器包括電感電流采樣電路(ADC)，電流補(bǔ)償器和數(shù)字脈寬調(diào)制器(DPWM)3個(gè)模塊。電流補(bǔ)償器也由D-PID和ACS控制組成，與數(shù)字V2控制不同的是，D-PID控制根據(jù)輸出電壓VD和參考電壓VREF之間的誤差計(jì)算得到控制信號(hào)ic，然后將ic和電感電流iL作為ACS控制的輸入信號(hào)。ACS電流控制的控制目標(biāo)是使iL的峰值等于ic(這里僅針對(duì)峰值控制)。

后緣調(diào)制的ACS數(shù)字電流控制如圖4所示(為清楚起見(jiàn)，這里忽略了負(fù)載擾動(dòng))。與上述ACS數(shù)字V2控制采用相同的推導(dǎo)過(guò)程，可得到ACS控制后緣調(diào)制時(shí)的電流峰值控制律為

(5)

圖4　后緣調(diào)制的ACS數(shù)字電流控制Fig.4　ACS digital current control with trialing-edge　　　 modulation

3次諧振蕩分析及消除

眾所周知，數(shù)字V2控制的抗干擾能力較差，存在次諧振蕩現(xiàn)象，本節(jié)主要分析ACS數(shù)字V2控制中的次諧振蕩及其消除方法。

3.1次諧振蕩分析

圖5所示為后緣調(diào)制數(shù)字V2控制出現(xiàn)負(fù)載擾動(dòng)時(shí)的情況，實(shí)線為輸出電壓的穩(wěn)態(tài)波形，虛線為出現(xiàn)負(fù)載擾動(dòng)后的輸出電壓波形。假設(shè)負(fù)載擾動(dòng)出現(xiàn)在dD[n-1]Ts時(shí)刻，擾動(dòng)量為ΔVp[n-1]，則第[n-1]周期的占空比免于該擾動(dòng)而等于穩(wěn)態(tài)值。設(shè)下一周期的占空比擾動(dòng)量為ΔdD[n]，該周期結(jié)束后輸出電壓的擾動(dòng)量為ΔVv[n]，那么擾動(dòng)出現(xiàn)后的有關(guān)信號(hào)表達(dá)式為

ΔVv[n]=ΔVP[n-1]+(m1+m2)ΔdD[n]Ts,

(6)

(7)

結(jié)合式(6)和式(7)，整理得到擾動(dòng)傳遞率η為

(8)

式中，D為穩(wěn)態(tài)占空比，由該式可知，當(dāng)D大于0.5時(shí)，擾動(dòng)傳遞率的絕對(duì)值大于 1，說(shuō)明此時(shí)擾動(dòng)量進(jìn)行增幅傳遞，DC-DC變換器將出現(xiàn)次諧振蕩。

3.2次諧振蕩消除

斜坡補(bǔ)償技術(shù)[17]是最有效的消除次諧振蕩的方法，廣泛應(yīng)用在模擬控制的DC-DC變換器中。本文提出了應(yīng)用于ACS數(shù)字V2控制的數(shù)字斜坡補(bǔ)償技術(shù)(digital slope compensation,DSC)，如圖5所示，給Vc上加入斜率為-ma的數(shù)字斜坡分量，得到斜坡補(bǔ)償后的后緣調(diào)制峰值電壓控制目標(biāo)為

VP[n]=Vc[n-1]-madD[n-1]Ts。

(9)

圖5　具有數(shù)字斜坡補(bǔ)償?shù)腁CS數(shù)字V2控制Fig.5　ACS digital V2control with digital slope　　　 compensation

結(jié)合式(9)與式(2)，可得到斜坡補(bǔ)償后的ACS控制后緣調(diào)制時(shí)的電壓峰值控制律為

(10)

整理后可得到斜坡補(bǔ)償后的擾動(dòng)傳遞率η為

(11)

根據(jù)次諧振蕩的判斷依據(jù)，當(dāng)擾動(dòng)傳遞率的絕對(duì)值小于1時(shí)，不存在次諧振蕩。將該條件施加于式(11)，可得到斜坡分量的斜率絕對(duì)值范圍為

(12)

因此，按照式(12)的條件對(duì)Vc進(jìn)行斜坡補(bǔ)償，即可消除ACS數(shù)字V2控制的次諧振蕩現(xiàn)象。

對(duì)比式(4)與式(10)可發(fā)現(xiàn)，電壓控制律中僅各項(xiàng)系數(shù)發(fā)生變化，而采樣點(diǎn)與更新點(diǎn)均沒(méi)有改變。因此，數(shù)字斜坡補(bǔ)償在電壓補(bǔ)償器中的實(shí)施無(wú)須額外增加硬件電路，只要根據(jù)新的控制律重新配置3個(gè)控制系數(shù)即可。

4仿真結(jié)果

利用MatLab對(duì)本文提出的ACS數(shù)字V2控制進(jìn)行了仿真驗(yàn)證。針對(duì)圖1所示電路，為了保證Buck變換器在CCM模式下工作，選擇系統(tǒng)參數(shù)為:Ts=0.5 μs(fs=2 MHz)，L=2.2 μH，C=220 μF，RE=30 mΩ，R=1.8 Ω，VG= 5.0 V，ADC的分辨率為10-bit，DPWM的分辨率為12-bit。

4.1穩(wěn)態(tài)性能

設(shè)定輸出電壓VO=3.3 V，此時(shí)系統(tǒng)的穩(wěn)態(tài)占空比D=0.66>0.5。根據(jù)式(8)可判斷輸出波形將產(chǎn)生次諧振蕩。ACS數(shù)字V2控制DC-DC變換器的輸出電壓波形如圖6所示，其中圖6(a)和圖6(b)分別為無(wú)DSC和加入DSC時(shí)的輸出電壓波形。由圖6(a)可知，無(wú)DSC時(shí)輸出電壓中出現(xiàn)明顯的次諧振蕩。為了消除次諧振蕩，加入DSC補(bǔ)償，設(shè)定ma=0.75m2時(shí)，如圖6(b)所示，次諧振蕩現(xiàn)象被消除。

圖6　ACS數(shù)字V2控制的穩(wěn)態(tài)輸出電壓Fig.6　Output voltages of ACS digital V2control

4.2瞬態(tài)性能

瞬態(tài)性能仿真時(shí)，設(shè)定輸出電壓VO=1.8 V，負(fù)載電流從1 A跳變至3 A，當(dāng)系統(tǒng)穩(wěn)定后再?gòu)? A跳變至1 A。圖7所示為瞬態(tài)性能的仿真結(jié)果，其中圖7(a)和圖7(b)分別為負(fù)載上跳變和下跳變時(shí)的輸出電壓波形。為了比較ACS數(shù)字V2控制和ACS數(shù)字電流控制的性能，圖7中同時(shí)給出了它們的仿真結(jié)果。

由圖7可知，當(dāng)發(fā)生負(fù)載擾動(dòng)后，ACS數(shù)字V2控制的過(guò)渡時(shí)間to等于50 μs，而ACS數(shù)字電流控制的to等于250 μs，前者僅為后者的20%。顯然數(shù)字V2控制的瞬態(tài)響應(yīng)速度優(yōu)于數(shù)字電流控制。這是由于當(dāng)負(fù)載電流發(fā)生突變時(shí)，由濾波電容首先給負(fù)載提供充放電電流，使得輸出電壓早于電感電流發(fā)生變化，而數(shù)字V2控制直接采樣輸出電壓，因而數(shù)字V2控制比數(shù)字電流控制具有更快的瞬態(tài)響應(yīng)速度。另外，ACS數(shù)字V2控制的過(guò)沖電壓為340 mV，ACS數(shù)字電流控制的過(guò)沖電壓為350 mV，二者之間沒(méi)有明顯差別，這是由于過(guò)沖電壓主要由功率級(jí)電路的低通濾波參數(shù)決定。

圖7　ACS數(shù)字V2控制和ACS數(shù)字電流控制的瞬態(tài)性能Fig.7　Transient properties of ACS digital V2　　　control and ACS digital current control

為了比較無(wú)拍差、延遲和ACS控制的性能，圖8中同時(shí)給出了這3種控制方式下出現(xiàn)負(fù)載擾動(dòng)時(shí)的系統(tǒng)瞬態(tài)性能仿真結(jié)果，這里設(shè)定輸出電壓VO=1.8 V，均采用數(shù)字V2控制，其余仿真條件與圖7相同。圖8中，ACS控制為實(shí)線，無(wú)拍差控制和延遲控制為虛線。

圖8　ACS、無(wú)拍差和延遲控制的數(shù)字V2控制輸出電壓Fig.8　Output voltage of ACS,deadbeat and delay　　　digital V2controlled converters

圖8中，ACS控制、無(wú)拍差控制和延遲控制的過(guò)渡時(shí)間to分別為50 μs、60 μs和100 μs，ACS控制的過(guò)渡時(shí)間較無(wú)拍差控制小16%，較延遲控制小50%，顯然ACS控制的瞬態(tài)性能優(yōu)于這兩種傳統(tǒng)的紋波控制方法。

5結(jié)論

本文提出了用于數(shù)字控制DC-DC開(kāi)關(guān)變換器的鄰周期采樣(ACS)控制方法，ACS控制可有效緩解硬件處理速度與系統(tǒng)瞬態(tài)性能之間的矛盾。針對(duì)后緣調(diào)制的降壓型DC-DC開(kāi)關(guān)變換器，分別建立了基于ACS控制的數(shù)字V2控制律和數(shù)字電流控制律，并且研究了次諧振蕩現(xiàn)象及其數(shù)字斜坡補(bǔ)償消除方法。仿真結(jié)果表明，對(duì)于負(fù)載的瞬間擾動(dòng)，ACS控制優(yōu)于傳統(tǒng)的無(wú)拍差控制和延遲控制，且數(shù)字V2控制較數(shù)字電流控制具有更好的瞬態(tài)響應(yīng)性能。本文提出的ACS控制方法可有效提高系統(tǒng)的瞬態(tài)響應(yīng)性能，尤其適用于數(shù)字控制高頻DC-DC開(kāi)關(guān)變換器。

參 考 文 獻(xiàn):

[1]STEFANUTTI W,SAGGINI S,MATTAVELLI P,et al. Power line communication in digitally controlled DC-DC converters using switching frequency modulation[J].IEEE Transactions on Industrial Electronics,2008,55(4):1509-1518.

[2]王超,張東來(lái),沈毅,等. 數(shù)字化DC-DC變換器的控制器結(jié)構(gòu)優(yōu)化[J]. 電機(jī)與控制學(xué)報(bào),2009,(5):695-701.

WANG Chao,ZHANG Donglai,SHEN Yi,et al. Controller architecture optimization method for digitally controlled DC-DC converters[J].Electric Machines and Control，2009,(5):695-701.

[3]BUENO J E， HERNANDEZ A， RODRIGUEZ J F，et al. A DSP-and FPGA-based industrial control with high-speed communication interfaces for grid converters applied to distributed power generation systems[J]. IEEE Transactions on Industrial Electronics,2009，56(3)：654-669.

[4]ETZ R，DARABAN R S，PETREUS M D，et al． A comparison between digital and analog control for a buck converter [C]// 33rdInternational Spring Seminar on Electronics Technology，May 12-16，2010，Warsaw，Poland．2010: 314 -319．

[5]NIEN Hung-shou,CHEN Dan,CHANG Wei-hsu. Small-signal modeling of DC converters with digital peak current mode control[C]//IEEE Power Electronics Specialists Conference，June 15-19，2008，Rhodes，Greece. 2008: 3266 -3271．

[6]SHIMOGATA S,HORIUCHI M,YOKOYAMA T. Experimental result of multirate deadbeat control for PWM inverter using FPGA based hardware controller [C]//Telecommunications Energy Conference,Oct.22 -23,2003,Yokohama,Japan. 2003: 23-23.

[7]KOMIYAMA T，AOKI K，SHIMADA E，et al. Current control method using voltage deadbeat control for single phase utility interactive inverter with FPGA based hardware controller [C]//30thIEEE Conference of Industrial Electronics Society,Nov.2-6,2004,Busan,Korea. 2004: 1594-1599.

[8]IDE Toshihiro，YOKOYAMA Tomoki. A study of deadbeat control for three phase PWM inverter using FPGA based hardware controller[C]// IEEE Conference of Power Electronics Specialists，June 20-25,2004,Aachen,Germany. 2004,1:50-53.

[9]WAN Kai，F(xiàn)ERDOWSI M．Reducing computational time delay in digital current-mode controllers for DC-DC converters [C]// IEEE International Conference of Telecommunications Energy,Sept.14-18,2008,San Diego,California. 2008: 1- 4.

[10]WANG Ya-xiong，YU Duckhyun，KIM Young-bae. Robust time-delay control for the DC-DC boost converter[J].IEEE Transactions on Industrial Electronics,2014，61(9): 4829-4837.

[11]XU Jianping,ZHOU Guohua,HE Mingzhi. Improved digital peak voltage predictive control for switching DC-DC converters[J].IEEE Transactions on Industrial Electronics，2008，56(8)：3222-3229.

[12]MITCHELL D M. An analytical investigation of current injected control for constant-frequency switching〔regulators[J]. IEEE Transactions on Power Electronics,1986，PE-1(3): 167-174.

[13]WANG Fengyan,WU Songrong,XU Jianping,et al. Modeling and simulation of V2controlled switching converters [C]// IEEE Interational Conference of Power Electronies and Drive Systems， Nov.17-20,2003,Singapore. 2003：613-617.

[14]QU Song. Modeling and design considerations of V2controlled buck regulator [C]// IEEE Applied Power Electronies Conferenee and Exposition,Mar.04-08,2001,Anaheim,California. 2001: 507-513.

[15]周?chē)?guó)華. 基于紋波的開(kāi)關(guān)功率變換器控制技術(shù)及其動(dòng)力學(xué)行為研究[D].成都: 西南交通大學(xué),2011.

[16]ERICKSON Robert W，MAKSIMOVIC Dragan. Fundamentals of power electronics[M].2nd ed. New York: Kluwer Academic Publishers,2001.

[17]MIDDLEBROOK R D. Modeling current- programmed buck and boost regulators[J]. IEEE Transactions on Power Electronics 1989,4(1): 36-52.

(編輯：劉琳琳)

Digitally controlled DC-DC switching converters using adjacent cycle sampling method

CHEN Nan,WEI Ting-cun,CHEN Xiao

(School of Computer Science and Engineering,Northwestern Polytechnical University,Xi’an 710072,China)

Abstract:Adjacent cycle sampling (ACS) control method applied to high switching frequency converters for the digitally controlled DC-DC switching converters was proposed. ACS control method can effectively relieve the contradiction between hardware processing speed and transient response performance. According to ripple control method，ACS control method sampling the data in idle time increased the available time for duty ratio updating,and furthermore it was irrelevant to duty ratio. For the buck DC-DC switching converters with trailing-edge modulation,the control laws of both the digital V2control and the digital current control were derived based on ACS control method. Moreover,the harmonic oscillation phenomenon of above control laws was analyzed and eliminated using digital slope compensation method. The simulation results show that,for the load instantaneous disturbance,the digital V2control has faster transient response speed than the digital current control under the same hardware resources. As compared with the conventional technologies,the ACS control method can effectively improve the transient response performance of DC-DC converters.

Keywords:digitally controlled DC-DC switching converters; adjacent cycle sampling; digital V2control; digital current control; transient response

收稿日期:2014-07-03

基金項(xiàng)目：國(guó)家自然科學(xué)基金(61376034)；陜西省科技統(tǒng)籌創(chuàng)新工程計(jì)劃項(xiàng)目(2015KTZDGY03-03);西北工業(yè)大學(xué)研究生創(chuàng)意創(chuàng)新種子基金(Z2015138)

作者簡(jiǎn)介：陳楠(1988—)，女，博士研究生，研究方向?yàn)閿?shù)字開(kāi)關(guān)變換器控制方法; 魏廷存(1960—)，男，博士，教授，博士生導(dǎo)師，研究方向?yàn)閿?shù)?；旌闲盘?hào)VLSI的研究與開(kāi)發(fā)、數(shù)字電源管理等;

通信作者:陳楠

DOI:10.15938/j.emc.2016.07.008

中圖分類(lèi)號(hào):TM 46;TP 273

文獻(xiàn)標(biāo)志碼:A

文章編號(hào):1007-449X(2016)07-0058-07

陳笑(1990—)，男，碩士研究生，研究方向?yàn)閿?shù)字開(kāi)關(guān)變換器控制芯片設(shè)計(jì)。