張斌

（浪潮（北京）電子信息產(chǎn)業(yè)有限公司 北京 100085）

高端服務(wù)器信號(hào)完整性和電磁兼容設(shè)計(jì)

張斌

（浪潮（北京）電子信息產(chǎn)業(yè)有限公司 北京 100085）

對(duì)于電子產(chǎn)品設(shè)計(jì)來說，信號(hào)完整性和電磁兼容二者互相滲透，很難劃分明確的界限。電子兼容設(shè)計(jì)的缺陷往往導(dǎo)致信號(hào)完整性問題，反之信號(hào)完整性設(shè)計(jì)的不足也會(huì)引起電磁兼容的問題。本文試圖將這兩者放在一起，就服務(wù)器設(shè)計(jì)中信號(hào)完整性和電子兼容設(shè)計(jì)做出較為系統(tǒng)的闡述。

高端服務(wù)器；信號(hào)；電磁兼容；設(shè)計(jì)

服務(wù)器尤其是高端服務(wù)器由于其承擔(dān)的業(yè)務(wù)特點(diǎn)，對(duì)并發(fā)處理速度、數(shù)據(jù)IO吞吐能力的要求極高，其主板上的高速信號(hào)種類多、密度高、走線距離長(zhǎng)，而且由于架構(gòu)復(fù)雜，常常需要經(jīng)過高速連接器、過孔，跨越多塊板卡實(shí)現(xiàn)互連，對(duì)信號(hào)完整性設(shè)計(jì)提出了極大挑戰(zhàn)。相當(dāng)數(shù)量的信號(hào)接口速率已經(jīng)接近或達(dá)到射頻階段（300kHz-300GHz），信號(hào)完整性設(shè)計(jì)存在很大困難。

在板級(jí)設(shè)計(jì)中，傳輸線的拓?fù)?、過孔的寄生參數(shù)以及連接器本身等因素對(duì)信號(hào)完整性有最大的影響。需要通過信號(hào)仿真軟件，進(jìn)行模型構(gòu)建、多模型級(jí)聯(lián)、通道統(tǒng)計(jì)仿真等工作，以降低系統(tǒng)互連設(shè)計(jì)風(fēng)險(xiǎn)。除此之外，印制電路板材料在高頻下也會(huì)帶來介質(zhì)損耗與導(dǎo)體損耗，傳統(tǒng)的板材會(huì)對(duì)信號(hào)有較大的衰減，在高速信號(hào)完整性設(shè)計(jì)過程中，需要引入低損材料，并對(duì)各類低損耗材料進(jìn)行測(cè)試驗(yàn)證和對(duì)比分析，從中選取出既能滿足系統(tǒng)性能，又能保證硬件系統(tǒng)設(shè)計(jì)可靠性要求的材料。這些因素都會(huì)增加高速信號(hào)完整性設(shè)計(jì)的難度。

信號(hào)完整性設(shè)計(jì)的完整過程包含：信號(hào)前仿真、PCB布線設(shè)計(jì)、信號(hào)后仿真、PCB布線優(yōu)化。信號(hào)完整性分析主要指信號(hào)前仿真和信號(hào)后仿真，前仿真在方案評(píng)估階段進(jìn)行，根據(jù)系統(tǒng)方案對(duì)高速信號(hào)鏈路進(jìn)行建模仿真，對(duì)系統(tǒng)方案的可行性在信號(hào)完整性方面進(jìn)行驗(yàn)證；后仿真則在PCB布線設(shè)計(jì)完成，信號(hào)傳輸鏈路確定后，根據(jù)實(shí)際鏈路建模進(jìn)行仿真和優(yōu)化。

隨著信號(hào)速率的不斷提升，PCB損耗成為影響高速信號(hào)通道質(zhì)量的關(guān)鍵因素。PCB損耗主要包括介電損耗和導(dǎo)體損耗，其中介電損耗為主要因素。材料的選擇對(duì)于信號(hào)完整性設(shè)計(jì)至關(guān)重要。建立自有材料庫，提取多種材料的實(shí)際參數(shù)特性，才能為高速信號(hào)仿真提供可信的參數(shù)，如介電常數(shù)，倒角損耗，傳輸線損耗等。

典型的信號(hào)鏈路包含發(fā)送端、接收端和無源鏈路。信號(hào)完整性設(shè)計(jì)就是保障無源鏈路滿足發(fā)送端和接收端的完整性要求。無源鏈路主要包含過孔、傳輸線、高速連接器、串行阻容等被動(dòng)元器件。當(dāng)頻率大于5Gbps時(shí)，過孔損耗效應(yīng)對(duì)于傳輸鏈路的影響居于首位，采用有限元算法的3D電磁場(chǎng)仿真工具，建立過孔和傳輸線模型，將PCB材料的介電常數(shù)、倒角損耗、傳輸線損耗等參數(shù)導(dǎo)入模型中進(jìn)行仿真，以獲取過孔和傳輸線的高頻S參數(shù)模型。過孔和傳輸線3D建模最常用的仿真軟件是ANSOLFT的HFSS仿真工具。

芯片發(fā)送端和接收端模型、高速連接器S參數(shù)模型可以從芯片和高速連接器供應(yīng)商處獲取，串行阻容器件模型可通過HSPICE仿真軟件建模仿真獲取。

信號(hào)完整性設(shè)計(jì)綜合仿真通常使用HSPICE仿真軟件來實(shí)現(xiàn)，HSPICE仿真軟件可將各部分模型進(jìn)行整合：芯片發(fā)送端和接收端模型、高速連接器S參數(shù)模型、過孔S參數(shù)模型、傳輸線S參數(shù)模型、串行阻容器件參數(shù)模型整合成一條完整的高速信號(hào)傳輸鏈路。

利用HSPICE仿真軟件在高速信號(hào)鏈路的發(fā)送端發(fā)送多位碼型（如PRBS31，8B/10B）進(jìn)行信號(hào)傳輸仿真，在接收端通過碼元累積疊加的形式來得到接收端信號(hào)眼圖，判定接受信號(hào)眼圖是否滿足要求。

根據(jù)仿真的結(jié)果對(duì)系統(tǒng)方案進(jìn)行調(diào)整（前仿真）或?qū)CB布線進(jìn)行優(yōu)化（后仿真）。

電磁兼容（Electromagnetic Compatibility，簡(jiǎn)稱EMC），是指電子和電氣系統(tǒng)、設(shè)備和裝置在預(yù)定的電磁環(huán)境和設(shè)定的安全界限內(nèi)在設(shè)計(jì)的性能水平工作時(shí)不會(huì)因?yàn)殡姶鸥蓴_而不引起不可接受的功能降級(jí)。

一個(gè)系統(tǒng)如果滿足以下三個(gè)準(zhǔn)則，就認(rèn)為具有電磁兼容性：

（1）不對(duì)其他系統(tǒng)產(chǎn)生干擾；

（2）對(duì)其他系統(tǒng)的輻射不敏感；

（3）不對(duì)自身產(chǎn)生干擾。

這就是我們研究引申EMC的目的所在。

最簡(jiǎn)單的電磁干擾模型有三個(gè)基本要素：

（1）一定存在電磁干擾源；

（2）必須在干擾源和干擾受體之間存在耦合通道來傳輸有害電磁能量；

（3）一定存在電磁干擾受體，當(dāng)電磁干擾強(qiáng)度超出容許的界限時(shí)，被干擾設(shè)備性能會(huì)發(fā)生混亂。

在單板范圍內(nèi)，我們可以找到如下幾個(gè)與輻射有關(guān)的項(xiàng)：

干擾源：時(shí)鐘電路（包括晶振、時(shí)鐘驅(qū)動(dòng)電路）；開關(guān)電源；高速總線；高電平信號(hào)、大電流信號(hào)、部分塑封器件；內(nèi)部互連電纜；不恰當(dāng)布防的印制線條等。

耦合途徑：傳播能量的各種媒質(zhì)，例如自由空間、互連電纜（共模耦合）。

按傳播的方式，電磁干擾分成兩種類型：傳導(dǎo)型干擾是系統(tǒng)產(chǎn)生并返回到支流輸入線或信號(hào)線的噪聲；輻射型干擾以電磁波的方式直接發(fā)射。

單板中敏感器件或信號(hào)主要有：鎖項(xiàng)環(huán)、收發(fā)模塊、模擬信號(hào)、復(fù)位信號(hào)、小弱信號(hào)。

總結(jié)：對(duì)于EMC來講，這三個(gè)要素缺一不可。如果任一要素不存在，EMI也就不存在了。

上述也意味著防止干擾的三種途徑：

（1）抑制源的發(fā)射。

（2）盡可能使耦合路徑無效。

（3）使接受器對(duì)發(fā)射不敏感。

抑制源的發(fā)射：一般地說，在設(shè)計(jì)PCB時(shí)，消除主要的干擾源是最廉價(jià)有效的方法。干擾是產(chǎn)生初始波形的主要因素。PCB必須設(shè)計(jì)成使產(chǎn)生的電磁能量只限于需要的裝配部件處。通過必要的布局、布線以及采取屏蔽、接地措施來提高設(shè)備的抗擾能力。

盡可能使耦合路徑無效。

在三要素的對(duì)策中切斷干擾的傳播途徑是最重要的一環(huán)。在單板上可采取以下措施來切斷耦合途徑或者減少耦合：

（1）對(duì)應(yīng)傳導(dǎo)耦合：加濾波電容、濾波器、共模線圈、隔離變壓器等；

（2）對(duì)應(yīng)輻射耦合：相鄰層垂直走線、加屏蔽地線、磁性器件合理布局、3W規(guī)則、正確層分布、輻射能力強(qiáng)或敏感信號(hào)內(nèi)布層、使用I/O雙絞線、輻射信號(hào)強(qiáng)的信號(hào)遠(yuǎn)離拉手條、板邊縫隙等。

從產(chǎn)品EMC設(shè)計(jì)的對(duì)策、手段來講，通常采用的不外乎接地、屏蔽、濾波三種。關(guān)于接地、屏蔽等一般涉及到結(jié)構(gòu)的開發(fā)，本文主要針對(duì)PCB的EMC設(shè)計(jì)給予介紹。

在PCB設(shè)計(jì)的EMC設(shè)計(jì)，影響的因素很多，例如：PCB的層疊設(shè)計(jì)，電容的擺放，接口電路，時(shí)鐘晶振布局走線，電源布局走線，關(guān)鍵信號(hào)的布線等。幾乎PCB設(shè)計(jì)的任何一個(gè)步驟都會(huì)產(chǎn)生相應(yīng)的EMC問題。在這里我們著重的分析電容使用、布線的一些特性以及靜電的問題。

PCB設(shè)計(jì)的經(jīng)驗(yàn)法則：“在電路板的電源接入端放置一個(gè)1～10μF的電容，濾除低頻噪聲；在電路板上每個(gè)器件的電源與地線之間放置一個(gè)0.01～0.1μF的電容，濾除高頻噪聲。

對(duì)電容的選擇需要考慮的不僅僅是容值，還需要考慮其它因素。包括：

電介質(zhì)材料，電容的幾何尺寸和放置位置。

合理布置電源濾波/退耦電容：一般在原理圖中僅畫出若干電源濾波/退耦電容，但未指出它們各自應(yīng)接于何處。其實(shí)這些電容是為開關(guān)器件（門電路）或其它需要濾波/退耦的部件而設(shè)置的，布置這些電容就應(yīng)盡量靠近這些元部件，離得太遠(yuǎn)就沒有作用了（當(dāng)電源濾波/退耦電容布置的合理時(shí)，接地點(diǎn)的問題就顯得不那么明顯）。電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。

通常靜電放電（ESD）和電快速瞬變脈沖群（EFT）對(duì)數(shù)字電路的危害甚于其對(duì)模擬電路的影響，是我們必須關(guān)心的問題。靜電放電能夠進(jìn)入輸入輸出端口和使用者可能接觸的地方。抑制靜電放電就是防止元件或者系統(tǒng)表面的高電壓脈沖通過輻射和傳導(dǎo)影響系統(tǒng)功能。

ESD能量在開始階段積累的非常慢（以分或者妙計(jì)），然后再電容一類的結(jié)構(gòu)里存儲(chǔ)（比如人體、家具或者非連接的電纜）緊接著積累的電荷發(fā)生快速擊穿（通常在納秒的時(shí)間內(nèi)）。隨著這個(gè)納秒范圍的脈沖，放電能量能產(chǎn)生幾百兆赫茲到1GHz以上的電磁干擾。人體靜電的上升時(shí)間大約200ps到10ns甚至更快，其峰值脈沖電流可以有數(shù)安到30A以上。由于放電電流高速度、寬頻譜分布的特點(diǎn)，ESD能量能夠損壞電路，產(chǎn)生地反彈、甚至通過電磁耦合發(fā)生故障。

有關(guān)在PCB中采用的靜電防護(hù)設(shè)計(jì)技術(shù)在下面簡(jiǎn)述一下，當(dāng)然在SCH，結(jié)構(gòu)中的防護(hù)設(shè)計(jì)也同樣重要。

（1）減小環(huán)路面積。

（2）使布線長(zhǎng)度盡可能短。

（3）設(shè)置地填充或者低阻抗的放電傳播路徑。

（4）合理使用退耦電容和旁路電容。

（5）隔離電子器件和靜電放電源。

（6）確保機(jī)架地連接是低阻抗而且有良好的絕緣特性。

[1]武 寧.服務(wù)器的信號(hào)完整性設(shè)計(jì)[J].科技浪潮，2013（2）.

[2]白同云.電磁兼容設(shè)計(jì)[J].北京郵電大學(xué)出版社，2011.

TN41

A

1004-7344（2016）17-0262-02

2016-5-20