保嘉成+瑚琦+高鵬飛

摘要： 為了在系統(tǒng)前端對(duì)模擬攝像頭采集到的圖像進(jìn)行處理，并將處理后的圖像在本地以及異地同時(shí)顯示，提出了一種集圖像采集、處理、本地顯示、無線傳輸于一體的方案。本方案利用解碼芯片對(duì)模擬攝像頭采集到的圖像進(jìn)行解碼，并將解碼后的圖像送DSP（digital signal processing）處理，經(jīng)DSP處理的圖像通過LCD（liquid crystal displayer）屏在本地顯示。同時(shí)，利用硬件編碼芯片對(duì)處理后的圖像進(jìn)行編碼，通過無線傳輸模塊將編碼后的圖像發(fā)送出去。測(cè)試證明，本方案可以實(shí)現(xiàn)圖像的前端采集、處理、本地以及異地顯示。

關(guān)鍵詞： DSP芯片； 解碼芯片； 編碼芯片； 圖像處理

中圖分類號(hào)： TP29 文獻(xiàn)標(biāo)志碼： A doi： 10.3969/j.issn.1005-5630.2016.03.003

文章編號(hào)： 1005-5630（2016）03-0205-04

Abstract： To process with the image acquired by the analogy camera， and display the image which is processed in both local and remote places， this paper gives a solution which contains image acquisition， processing， displaying. This design uses TV decoder to decode the image acquired by analogy camera， and uses DSP to process the image. The processed image would be displayed in both local and remote places. At last， the result of the test shows that this design can realize those requirements.

Keywords： DSP chip； decoding chip； encoding chip； image processing

引 言

隨著信息技術(shù)的高速發(fā)展，圖像采集、處理技術(shù)在交通、安防、工業(yè)控制等方面變得越來越重要。然而應(yīng)用環(huán)境的復(fù)雜化，使得早期的由攝像頭采集數(shù)據(jù)并交由PC進(jìn)行圖像處理的方式已經(jīng)無法滿足需求。嵌入式技術(shù)的高速發(fā)展使得圖像處理方案多元化，DSP芯片由于其強(qiáng)大的浮點(diǎn)運(yùn)算能力繼而擔(dān)任了嵌入式圖像處理的主流載體。在某些危險(xiǎn)環(huán)境中，由于人們無法對(duì)環(huán)境進(jìn)行直接觀察，且傳統(tǒng)的電腦在這些場(chǎng)合中也受到諸多限制，所以對(duì)于基于嵌入式平臺(tái)的圖像前端采集處理方案的需求變得更加迫切[1]。為此，本文提出了一種針對(duì)模擬攝像頭且集圖像采集、處理、傳輸于一體的方案。

1 方案設(shè)計(jì)

1.1 總體結(jié)構(gòu)設(shè)計(jì)

為了進(jìn)行圖像處理，必須擁有足夠的存儲(chǔ)空間來存放圖像，由此本文采用BF533作為DSP處理芯片。BF533擁有EBIU（external bus interface unit，外部總線接口）接口，通過該接口可進(jìn)行外部存儲(chǔ)（同步、異步存儲(chǔ)）擴(kuò)展[2-3]。本設(shè)計(jì)采用了256 MB SDRAM作為圖像臨時(shí)存儲(chǔ)空間，并使用16 MB Flash作為系統(tǒng)程序存放空間，使用SPI Flash方式啟動(dòng)。

由于BF533時(shí)鐘資源有限，而圖像傳輸時(shí)同步信號(hào)較多，所以在設(shè)計(jì)時(shí)要盡量減少時(shí)鐘資源的利用。采用ITU-R BT.656（國(guó)際電信聯(lián)盟定義的數(shù)字圖像傳輸協(xié)議）格式傳輸圖像可以不用外部行場(chǎng)同步信號(hào)，在節(jié)省系統(tǒng)資源的同時(shí)又避免了高頻時(shí)鐘信號(hào)之間的干擾，降低了印刷電路板（PCB）布線的難度。

本文采用的BF533，其外部IO（input/output）管腳資源較少，所以必須對(duì)其進(jìn)行擴(kuò)展。通常是采用復(fù)雜可編程邏輯器件（CPLD）進(jìn)行外部IO擴(kuò)展，但考慮到編程的復(fù)雜性、資源的有效利用率以及硬件電路所需元件數(shù)，本設(shè)計(jì)利用串行總線（I2C）轉(zhuǎn)通用輸入輸出（GPIO）口的方式擴(kuò)展IO口。

由于ADV7180解碼芯片、CH7024編碼芯片、LCD屏三者與DSP進(jìn)行數(shù)據(jù)交互時(shí)，都是通過PPI（point to point interface）接口，但是BF533的PPI接口資源較少，有且僅有一個(gè)，所以為了實(shí)現(xiàn)模擬攝像頭的前端解碼、圖像的本地處理及顯示、圖像的本地編碼遠(yuǎn)程傳輸功能，必須要對(duì)PPI口進(jìn)行充分的利用。本設(shè)計(jì)通過采用鎖存緩沖芯片配合擴(kuò)展IO口對(duì)PPI進(jìn)行復(fù)用，設(shè)計(jì)的系統(tǒng)結(jié)構(gòu)如圖1所示，數(shù)據(jù)控制模塊如圖2所示。

1.2 ADV7180解碼芯片

ADV7180作為一款常用的解碼芯片，被廣泛地用于視頻采集中[4-7]，它能夠自動(dòng)識(shí)別輸入的基帶信號(hào)制式（PAL、NTSC、SECAM），并將其轉(zhuǎn)換為ITU-R BT.656標(biāo)準(zhǔn)或YCbCr4∶2∶2格式的視頻數(shù)據(jù)流。ADV7180內(nèi)部擁有3個(gè)86MHz 10位模數(shù)轉(zhuǎn)換器，可以接收CVBS（復(fù)合視頻廣播信號(hào)）、YCbCr（色差分量接口信號(hào)）、YC（分量視頻信號(hào)）等格式的視頻輸入，通過I2C總線對(duì)其內(nèi)部寄存器配置輸出視頻數(shù)據(jù)流。本文ADV7180被配置為PAL輸入，ITU-R BT.656輸出，寄存器配置如表1所示。

1.3 CH7024編碼芯片

CH7024作為一款編碼芯片支持8～24位的RGB＼＼YUV4∶2∶2輸入，可輸出CVBS或YC分量視頻信號(hào)[8-9]。雖然可以接收ITU-R BT.656輸入，但僅限于標(biāo)準(zhǔn)的ITU-R BT.656，其對(duì)輸入圖像分辨率及掃描方式有嚴(yán)格要求，具體要求如表2所示。

CH7024的優(yōu)勢(shì)在于，常規(guī)模式輸入時(shí)，其輸入圖像的分辨率在一定范圍內(nèi)任意，通過寄存器配置可對(duì)圖像的尺寸進(jìn)行調(diào)整以達(dá)到正常的輸出。本文CH7024被配置為輸入格式ITU656，輸入圖像分辨率720×576逐行輸入，輸出CVBS信號(hào)，工作于Slave模式。為此在設(shè)計(jì)硬件時(shí)需要注意以下幾點(diǎn)：

（1） 將37管腳P-OUT管腳不接，XCLK接外部像素時(shí)鐘信號(hào)，在CH7024工作時(shí)，由PF2管腳控制使能12.5 MHz有源晶振作為像素時(shí)鐘信號(hào)。

（2） 外部晶振頻率最好大于像素時(shí)鐘信號(hào)。

（3） HS、VS時(shí)鐘信號(hào)由BF533的TIMER1、TIMER2提供。

（4） 由于只用16位輸入，為防止干擾，將D0～D2、D8～D9、D16～D18這8個(gè)輸入管腳接地。

1.4 YCbCr數(shù)據(jù)到RGB格式的轉(zhuǎn)換

由于從ADV7180得到的圖像數(shù)據(jù)是YCbCr4∶2∶2格式，而CH7024的輸入數(shù)據(jù)為RGB565格式，所以必須對(duì)圖像數(shù)據(jù)格式進(jìn)行轉(zhuǎn)換。首先需要將數(shù)據(jù)轉(zhuǎn)換成YUV4∶4∶4格式，然后將其轉(zhuǎn)換成RGB格式，其轉(zhuǎn)換公式如下：

2 程序設(shè)計(jì)

在視頻采集前先初始化SDRAM，然后利用模擬I2C對(duì)ADV7180進(jìn)行初始化，成功后進(jìn)行PCA9557初始化，打開ADV7180連接的緩沖器，配置PPI和DMA為接收ITU-R BT.656數(shù)據(jù)，打開PPI中斷進(jìn)行圖像采集。采集完一幀后進(jìn)入中斷，然后關(guān)閉PPI中斷，打開MDMA中斷，配置MDMA開始內(nèi)存搬運(yùn)，完成后進(jìn)入MDMA中斷開始圖像處理。處理完后利用I2C進(jìn)行CH7024配置，設(shè)置PCA9557打開LCD及CH7024的緩沖器，打開PPI中斷，配置PPI與DMA為輸出模式，設(shè)置PCA9557，打開有源晶振使能作為CH7024的像素時(shí)鐘信號(hào)，開始傳輸，傳輸結(jié)束后進(jìn)行圖像采集。如此循環(huán)，直至采集圖像或者輸出圖像出現(xiàn)錯(cuò)誤，則程序終止。程序框圖見圖3。

3 測(cè)試過程與分析

根據(jù)方案設(shè)計(jì)制作出相應(yīng)的電路板并進(jìn)行測(cè)試。測(cè)試過程分四步：

（1） 對(duì)BF533最小電路的調(diào)試，通過JTAG對(duì)時(shí)鐘進(jìn)行初始化。由于采用的外部時(shí)鐘源晶振為25 MHz，在程序中執(zhí)行語(yǔ)句Set_PLL（16，4），從而實(shí)現(xiàn)16倍的倍頻和4分頻，在CLKOUT管腳測(cè)量的時(shí)鐘頻率應(yīng)該為100 MHz。

（2） 對(duì)ADV7180模塊進(jìn)行測(cè)試。利用BF533對(duì)其初始化，在VDSP軟件中的Image viewer窗口中可查看采集到的圖像。

（3） 對(duì)CH7024模塊進(jìn)行調(diào)試。CH7024輸出為基帶信號(hào)，通過BF533對(duì)其初始化后，讀出一幅圖像，利用模擬屏接收CH7024輸出的圖像并查看是否正確。

（4） 對(duì)LCD模塊進(jìn)行調(diào)試。通過BF533讀出一副圖像并進(jìn)行觀察，當(dāng)所有測(cè)試都正常后，進(jìn)行模塊組合，并燒入程序進(jìn)行測(cè)試。測(cè)試結(jié)果見圖4。

4 結(jié) 論

通過測(cè)試可知，該方案可以在IO口、PPI接口以及時(shí)鐘資源較少的BF533上實(shí)現(xiàn)針對(duì)模擬攝像頭的前端解碼、圖像處理、本地顯示以及編碼，并通過無線模塊進(jìn)行遠(yuǎn)距離圖像傳輸。采集的圖像可在BF533內(nèi)進(jìn)行處理，利用LCD屏進(jìn)行本地顯示，同時(shí)通過編碼芯片轉(zhuǎn)換為基帶信號(hào)，該信號(hào)能通過2.4 GHz的無線模塊實(shí)現(xiàn)圖像的遠(yuǎn)距離傳輸。當(dāng)圖像處理不是非常復(fù)雜時(shí)，該方案實(shí)時(shí)性較好，且可以適應(yīng)不同環(huán)境，尤其是在某些特殊環(huán)境中，其靈活性較傳統(tǒng)電腦具有更大的優(yōu)勢(shì)。

參考文獻(xiàn)：

[1] 李琳.如何利用攝像頭進(jìn)行視頻采集[J].決策與信息，2014（7）：132.

[2] 萬琴，莫曉齊，李亞.基于BF533的視覺監(jiān)控系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].湖南工程學(xué)院學(xué)報(bào)，2013，23（4）：1-4.

[3] 李利軍，張佩，張曉曦.基于ADSP-BF533的家庭安全系統(tǒng)設(shè)計(jì)[J].電子科技，2010，23（3）：101-103.

[4] 林海峰.基于FPGA的ITU656信號(hào)源的研究與實(shí)現(xiàn)[D].北京：北京工業(yè)大學(xué)，2008.

[5] 嚴(yán)衛(wèi)健.模擬電視信號(hào)數(shù)字解碼及視頻處理研究與設(shè)計(jì)[D].成都：電子科技大學(xué)，2006.

[6] 吳君欽，宋健，劉昊.基于S3C6410和ADV7180的嵌入式視頻采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與科學(xué)，2012，34（12）：115-119.

[7] 廖諍，張攀，顏悅.ADV7180在圖像采集嵌入式系統(tǒng)中的應(yīng)用[J].電視技術(shù)，2012，36（S2）：231-233.

[8] 薛敏彪，吳廣偉，王健，等.嵌入式機(jī)載視頻輸出接口設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（2）：9-11.

[9] 諸曉鋒，吳開華.工件表面質(zhì)量檢測(cè)中高速圖像采集技術(shù)研究[J].光學(xué)儀器，2015，37（4）：299-302.

（編輯：劉鐵英）