呂帥帥，盛　鍇，高利娃，趙　嬋

(1.中國飛機(jī)強(qiáng)度研究所 第八研究室，陜西 西安 710065；2.全尺寸飛機(jī)結(jié)構(gòu)靜力/疲勞實(shí)驗(yàn)室，陜西 西安 710065)

一種基于CPLD的伺服信號檢測技術(shù)

呂帥帥1,2，盛鍇1,2，高利娃1,2，趙嬋1,2

(1.中國飛機(jī)強(qiáng)度研究所 第八研究室，陜西 西安 710065；2.全尺寸飛機(jī)結(jié)構(gòu)靜力/疲勞實(shí)驗(yàn)室，陜西 西安 710065)

摘要：針對傳統(tǒng)的數(shù)字電路設(shè)計上的一些缺點(diǎn)，如研制周期長、成本較高、設(shè)計不太靈活、可擴(kuò)展性不強(qiáng)等缺點(diǎn)，研發(fā)了一種采用復(fù)雜可編程邏輯器件(CPLD)并通過VHDL硬件描述語言編程對伺服信號進(jìn)行檢測的技術(shù)。該項(xiàng)技術(shù)可以提高伺服電壓測量的穩(wěn)定性和精度，縮短在試驗(yàn)現(xiàn)場的測量時間，測量數(shù)據(jù)可通過LCD進(jìn)行實(shí)時顯示。

關(guān)鍵詞：CPLD；伺服電壓檢測；VHDL；LCD顯示

1引言

在飛機(jī)結(jié)構(gòu)強(qiáng)度試驗(yàn)中，控制系統(tǒng)伺服閥輸出的準(zhǔn)確性是影響試驗(yàn)精度的一個重要因素。目前，對伺服閥輸出電壓進(jìn)行檢測的方法是將試驗(yàn)暫停后，在伺服閥輸出端人工測量實(shí)際輸出信號狀態(tài)，但人工測試方法無法實(shí)現(xiàn)多點(diǎn)同步測量，無法實(shí)現(xiàn)在試驗(yàn)過程中同步監(jiān)測實(shí)際電壓漂移狀態(tài)和實(shí)時告警功能。同時，操作過程對試驗(yàn)件持續(xù)施加載荷的時間過長，可能會造成試驗(yàn)件的損壞或是影響試驗(yàn)精度。

針對以上問題，設(shè)計了一種基于復(fù)雜可編程邏輯器件(CPLD)的伺服電壓檢測技術(shù)，與傳統(tǒng)的數(shù)字電路設(shè)計方法相比，CPLD具有研制周期短、成本低、設(shè)計靈活、可擴(kuò)展性強(qiáng)等特點(diǎn)。

2基本原理及總體設(shè)計

在檢測伺服信號時，通常需要檢測伺服電壓信號是否正常。由于伺服信號輸出的是電流信號，因而不能直觀地檢測伺服信號，所以，研制了一種能直觀檢測伺服電壓信號的檢測設(shè)備，以滿足檢測需求。

該項(xiàng)伺服電壓檢測技術(shù)主要是把伺服輸出的電流信號通過測量信號采集模塊變成電壓信號，再通過信號處理模塊進(jìn)行判斷處理，然后再把信號輸入到顯示/報警模塊中進(jìn)行顯示，若超出正常值范圍(≤±10V)，則報警。

該設(shè)備主要由主控板、電池組件、LCD顯示、LED指示燈和蜂鳴器等器件組成，其組成框圖如圖1所示。主控板主要功能是實(shí)現(xiàn)伺服信號采集、計算、判斷、數(shù)據(jù)輸出和告警狀態(tài)輸出。

圖1　伺服電壓檢測儀設(shè)備總體架構(gòu)

3主控板設(shè)計及功能

伺服電壓檢測設(shè)備的主控板是該項(xiàng)技術(shù)的核心部分，主要包含測量信號采集模塊、信號處理模塊、顯示與告警模塊和電源模塊(如圖2所示)。

圖2　伺服電壓檢測儀主控板組成框圖

3.1測量信號采集模塊

測量信號采集模塊主要進(jìn)行伺服閥輸出電流采集和信號A/D轉(zhuǎn)換。待測控制系統(tǒng)的伺服閥輸出電流范圍為-50mA～50mA，最大負(fù)載為400Ω，因此，本采集模塊前端選取了200Ω/1W的大功率電阻用于電流采樣。采樣后的信號首先輸入電壓適配網(wǎng)絡(luò)，將其適配為0.1～1.9V電壓，作為數(shù)模轉(zhuǎn)換芯片AD9203的模擬信號輸入。設(shè)備采用的AD9203采樣精度為10位、采樣速率10MHz，設(shè)計滿足待測控制系統(tǒng)的伺服閥電壓測量精度和刷新率需求。

3.2信號處理模塊

設(shè)備采用ALTERA公司XC9536XL-10VQ44I型CPLD作為信號處理核心，主要完成信號處理、邏輯判斷、數(shù)據(jù)輸出和超限報警。CPLD使用的晶振頻率為40MHz，依據(jù)伺服電壓刷新率需求，CPLD采用內(nèi)部PLL分頻出1MHz時鐘輸出給A/D轉(zhuǎn)換芯片，CPLD對A/D采樣信號進(jìn)行處理，將數(shù)據(jù)格式化為-20V～20V范圍的數(shù)據(jù)信號，線性對應(yīng)-50mA～50mA的輸入信號電流值，格式化后的數(shù)據(jù)通過串行數(shù)據(jù)線發(fā)送至LCD驅(qū)動芯片。同時，當(dāng)CPLD判斷采集到有效信號且格式化后的電壓范圍處于-20V～-10V或10V～20V之間時，主控板輸出LED告警指示控制信號和告警提示音控制信號。

3.3顯示與告警模塊

顯示與告警模塊包括LCD驅(qū)動芯片HT16L21、LCD液晶屏接口、LED指示燈接口和蜂鳴器。其中，HT16L21驅(qū)動芯片提供32位數(shù)字LCD顯示屏驅(qū)動能力，功能是將CPLD輸出的串行數(shù)據(jù)信號轉(zhuǎn)換成并行控制信號，減少了CPLD管腳資源占用，提高LCD屏幕驅(qū)動適配能力。

3.4電源模塊

電源模塊主要由TPS54616電源管理芯片和外圍配置電路組成，TPS54616電源管理芯片具備3V～6V的寬壓輸入能力。由于設(shè)備采用CR123型電池供電，即設(shè)備支持1顆、2顆串聯(lián)、2顆并聯(lián)和2串2并等多種電池配置方式。TPS54616芯片將電池供電裝換成穩(wěn)定3.3V電壓為A/D轉(zhuǎn)換芯片、CPLD、LCD驅(qū)動芯片和LCD顯示器供電。電源LED指示燈用于顯示電源模塊工作狀態(tài)。

4CPLD算法設(shè)計

CPLD是信號處理模塊的核心，芯片選用ALTERA公司XC9536XL-10VQ44I型CPLD，開發(fā)環(huán)境為ALTERA公司的QUARTUS II v7.2，開發(fā)語言為VHDL。CPLD接收到的A/D數(shù)模轉(zhuǎn)換模塊發(fā)送來的采樣信號，采樣間隔為1μs，采樣精度為0.04V。CPLD主要完成的任務(wù)如下：

(1)有效信號獲取模塊

CPLD連續(xù)接收10個采樣點(diǎn)，即10μs采樣時間，并求出10個采樣點(diǎn)的平均值。當(dāng)且僅當(dāng)判決到1次平均值在≥0.1V或≤-0.1V時，算法進(jìn)入計算模塊；否則繼續(xù)尋找有效信號。

(2)計算模塊

當(dāng)收到獲取模塊觸發(fā)標(biāo)志位，計算模塊計算之后50個采樣點(diǎn)平均值，即50μs采樣時間內(nèi)的電壓平均值，則計算模塊輸出工作狀態(tài)標(biāo)志到工作指示LED燈，同時輸出平均值給LCD驅(qū)動器和狀態(tài)判決與告警模塊。

(3)狀態(tài)判決和告警模塊

當(dāng)收到計算模塊觸發(fā)標(biāo)志位，狀態(tài)判決和告警模塊判決每500個采樣點(diǎn)，即計算模塊傳來的連續(xù)10個平均值都滿足≥-10V且≤10V時，則輸出電壓正常標(biāo)志，即狀態(tài)告警LED燈點(diǎn)亮為綠色；當(dāng)連續(xù)10個平均值都滿足≤-10V或≥10V時，則輸出電壓告警標(biāo)志，即狀態(tài)告警LED燈點(diǎn)亮為紅色，同時輸出蜂鳴器開啟標(biāo)志。

CPLD算法設(shè)計框圖如圖3所示。

圖3　CPLD算法設(shè)計框圖

5結(jié)論

本文闡述了一種基于CPLD架構(gòu)的伺服檢測技術(shù)，該項(xiàng)技術(shù)代替以往所采用的常規(guī)儀器配合現(xiàn)場電路配置完成的檢測工作，同時，針對不同待測伺服設(shè)備，CPLD的靈活設(shè)計和擴(kuò)展能力保證了更好的測試適應(yīng)性。該項(xiàng)檢測技術(shù)實(shí)現(xiàn)了實(shí)時測量并顯示試驗(yàn)過程中的伺服閥輸出電壓，并在伺服閥輸出電壓超限時實(shí)現(xiàn)實(shí)時報警，其檢測結(jié)果表明，信號穩(wěn)定、精度高，提高了檢測效率、檢測可靠性和安全性。

參考文獻(xiàn)

[1]楊其華,袁月峰,郝敬思.一種基于CPLD的數(shù)據(jù)采集控制板的設(shè)計[J].電子技術(shù)應(yīng)用,2005,(8):75-78.

[2]王道憲,賀名臣,劉偉.VHDL電路設(shè)計技術(shù)[M].國防工業(yè)出版社,2004.

[3]林敏,方穎立.VHDL數(shù)字系統(tǒng)設(shè)計與高層次綜合[M].電子工業(yè)出版社,2002.

[4]劉玉良,劉國平,王世來.CPLD在數(shù)字電壓表設(shè)計中的應(yīng)用[J].自動化與儀器儀表,2005,(6):68-69.

[5]李秀梅.以CPLD為控制核心的16位高精度數(shù)字電壓表設(shè)計[J].半導(dǎo)體技術(shù),2003,(5):54-56.

[6]王毅平,張振榮.VHDL編程與仿真[M].電子工業(yè)出版社,2000.

[7]王金明,楊吉斌.數(shù)字系統(tǒng)設(shè)計與VerilogHDL[M].國防工業(yè)出版社,2000.

[8]陳志斌,卓家靖.基于單片機(jī)和CPLD的嵌入式脈沖發(fā)生器設(shè)計[J].微計算機(jī)信息,2005,(2).

[9]史紅梅.測控電路及應(yīng)用[M].湖北:華中科技大學(xué)出版社,2011.

[10]陳毅靜.測控技術(shù)與儀器專業(yè)導(dǎo)論(第2版)[M].北京:北京大學(xué)出版社,2014.

Detection Technology for Servo Signal based on CPLD

Lv Shuaishuai1,2,Sheng Kai1,2,Gao Liwa1,2,Zhao Chan1,2

(1.The Eighth Research of China Aircraft Strength Research Institute,Xi′an 710065,Shanxi,China; 2.Aircraft Strength Research Institute of AVIC Full Scale Aircraft Structural Statics/Fatigue Lab, Xi′an 710065,Shanxi,China)

Abstract：In this paper,the method for detecting servo signal is studied.The traditional digital circuit design has some shortcomings,such as long development cycle,high cost,discommodious design,poor scalability,and so on.A kind of technology which uses CPLD ( Complex Programmable Logic Device) and VHDL (Very-High-Speed Integrated Circuit Hardware Description Language) to detect servo signal is developed.The technology can improve the stability and precision of servo voltage measurement,and shorten the measuring time at the test site,and the measured data can real-time display on LCD.

Keywords:CPLD;servo voltage detection;VHDL;LCD display

[收稿日期]2016-02-19

[作者簡介]呂帥帥(1987—)，女，河北廊坊人，本科，助理工程師，主要研究方向：飛機(jī)結(jié)構(gòu)強(qiáng)度試驗(yàn)控制。

中圖分類號：TP391.4

文獻(xiàn)標(biāo)識碼：B

doi：10.3969/j.issn.1674-3407.2016.01.018