趙　朋，林潔馨，傅興華

(貴州大學(xué) 大數(shù)據(jù)與信息工程學(xué)院，貴陽(yáng) 550025)

?

三維集成電路硅通孔熱特性的COMSOL模型

趙朋，林潔馨，傅興華

(貴州大學(xué) 大數(shù)據(jù)與信息工程學(xué)院，貴陽(yáng) 550025)

摘要：利用COMSOL軟件建立了三維集成電路散熱模型并進(jìn)行仿真。仿真結(jié)果顯示，在元胞塊之間插入TSV網(wǎng)絡(luò)可以有效將三維集成電路溫度控制在一個(gè)安全范圍之內(nèi)，而且隨著TSV半徑的增大，三維集成電路散熱效果更好。

關(guān)鍵詞：三維集成電路；硅通孔；散熱問(wèn)題；COMSOL模型

在過(guò)去的幾十年微電子器件的尺寸一直按照摩爾定律下降，但目前制作這些電子器件的工藝技術(shù)開始達(dá)到物理極限[1]，同時(shí)人們對(duì)微電子設(shè)備尺寸和集成度的要求不斷提高，三維集成電路(3D IC)已經(jīng)超過(guò)了二維集成電路受到越來(lái)越多的重視。三維集成電路內(nèi)部包含著多個(gè)疊層芯片，通過(guò)硅通孔(Through-Silicon Via，TSV)實(shí)現(xiàn)芯片之間的互連[2]，區(qū)別于傳統(tǒng)的二維集成電路在水平方向的集成，三維集成電路是在垂直方向以多個(gè)有源層進(jìn)行堆疊[3]。

TSV技術(shù)是通過(guò)在芯片與芯片之間、晶圓與晶圓之間制作垂直方向的導(dǎo)通，實(shí)現(xiàn)芯片間互連的最新技術(shù)，它使3D封裝在一定尺寸的芯片中并實(shí)現(xiàn)更多功能，同時(shí)避免了高密度下的2D封裝長(zhǎng)程互連導(dǎo)致的RC延遲現(xiàn)象[4]。TSV可由銅、鎢、多晶硅或者碳納米管束組成；環(huán)繞TSV加一層絕緣層，以防止TSV與硅襯底間漏電流的產(chǎn)生，絕緣層通常選用SiO2；為防止銅原子向硅襯底的擴(kuò)散，還需在銅與絕緣層間加一層阻擋層，阻擋層可選用Ti，TiN或Ta等材料[5]。

因TSV通常用高導(dǎo)熱率材料制備，所以TSV除了用作互連線外，還可用作傳熱通道，提高三維集成電路的熱可靠性。目前對(duì)TSV的研究，主要集中在其電氣性能、寄生參數(shù)以及熱力學(xué)方面。本文針對(duì)TSV的散熱特性，提出了一種在大功率晶體管元胞塊之間插入TSV散熱網(wǎng)絡(luò)的方案，研究在加入TSV前后以及改變TSV半徑時(shí)三維集成電路溫度變化的情況，利用COMSOL Multiphysics軟件對(duì)其進(jìn)行仿真。

1模型的選擇

1.1三維集成電路結(jié)構(gòu)模型

三維集成電路結(jié)構(gòu)由N個(gè)有源層按照Face-to-Back方式鍵合，熱流按照芯片的垂直方向傳輸。本研究采用兩個(gè)有源層，并且不考慮封裝，上層芯片上部連接SiO2鍵合層，下層芯片上部通過(guò)SiO2鍵合層與上層芯片鍵合，下部則通過(guò)SiO2鍵合層與熱沉連接，結(jié)構(gòu)如圖1所示。兩個(gè)有源層尺寸均為5 mm×5 mm，厚度均為0.2 mm[6]，SiO2鍵合層厚度均為10 μm[7]，選用銅作熱沉材料，厚度為1 mm[8]。

圖1　含有兩層芯片的3D IC結(jié)構(gòu)

不考慮封裝的兩個(gè)有源層三維集成電路的一維近似熱傳導(dǎo)模型如圖2所示。

圖2　熱傳導(dǎo)模型

圖2中，Rglue_3，Rglue_2和Rglue_1分別表示頂層鍵合層、上下層芯片之間的鍵合層和下層芯片與熱沉之間的鍵合層的熱阻；Rsi_2和Rsi_1分別代表上下層芯片硅襯底的熱阻；Rhs代表熱沉的熱阻。芯片產(chǎn)生的熱量沿著垂直于芯片的方向傳輸，從熱沉消散。

1.2VDMOS的結(jié)構(gòu)

芯片由有源區(qū)和終端區(qū)組成，有源區(qū)是由結(jié)構(gòu)相同的成千上萬(wàn)個(gè)元胞并聯(lián)起來(lái)組成的區(qū)域，它是源器件存在的區(qū)域，決定著器件的開啟與關(guān)閉；終端區(qū)的作用是減小局部電場(chǎng)與提高表面擊穿電壓，使器件實(shí)際擊穿電壓更加接近平行平面擊穿電壓[9-10]。本研究中設(shè)定芯片的功率器件均為VDMOS，VDMOS元胞則設(shè)定為方形元胞，尺寸為0.026 mm×0.026 mm，厚度為0.05 mm[11]，功耗設(shè)定為14 W，元胞總數(shù)為2 300個(gè)，則單個(gè)元胞功耗為14/2 300≈0.006 W。

1.3TSV結(jié)構(gòu)

TSV填充材料選用Cu，環(huán)繞TSV的絕緣層選用SiO2。TSV結(jié)構(gòu)的縱向切面圖和橫向切面圖如圖3所示。

(a)TSV的縱向切面圖　(b)TSV的橫向切面圖　　　圖3　TSV結(jié)構(gòu)圖

2仿真方案選擇

本研究的仿真方案分為3種，分別是在未加入TSV、加入TSV和改變TSV半徑的情況下，截取大小相同且所處環(huán)境條件也相同的局部三維集成電路在COMSOL中進(jìn)行仿真。

2.1未加TSV情況下局部芯片的仿真

2.1.1局部芯片結(jié)構(gòu)

因TSV數(shù)目太多，全部仿真不僅會(huì)浪費(fèi)資源，而且會(huì)發(fā)生因網(wǎng)格太密、網(wǎng)格數(shù)過(guò)多計(jì)算機(jī)無(wú)法計(jì)算的情況[12]，故截取三維集成電路中非邊緣部分中的0.9 mm×0.9 mm局部芯片來(lái)進(jìn)行仿真，局部芯片的俯視圖如圖4所示。晶體管芯片中每一個(gè)元胞都是一個(gè)小的晶體管，我們把這些元胞看成元胞陣列，然后將多個(gè)單位元胞組成較大的元胞塊進(jìn)行分析[13]。本次仿真將5×5個(gè)單位元胞組成一個(gè)元胞塊，設(shè)定元胞塊間的間距為50 μm，則每個(gè)元胞塊尺寸為130 μm×130 μm。

圖4　局部芯片的俯視圖

截取的0.9 mm×0.9 mm局部芯片具有代表性，可以作為芯片中非邊緣部分的最小單元。圖4中含有5×5個(gè)元胞塊，每個(gè)元胞塊又含有5×5個(gè)元胞，因此0.9 mm×0.9 mm最小單元局部芯片的功耗為0.006 W×25×25=3.75 W。

2.1.2仿真方程

使用COMSOL軟件的傳熱模塊進(jìn)行仿真。熱量傳遞分傳導(dǎo)傳熱、對(duì)流傳熱和輻射傳熱3種方式。設(shè)定芯片內(nèi)部散熱為傳導(dǎo)傳熱，外部散熱為與空氣對(duì)流傳熱，換熱系數(shù)與風(fēng)速有密切的關(guān)系，因此設(shè)定外部環(huán)境為無(wú)風(fēng)狀態(tài)，換熱系數(shù)為5 W/m2K，對(duì)流傳熱設(shè)定在上層芯片上部鍵合層的上表面，環(huán)境溫度設(shè)定為293.15 K，芯片初始值為293.15 K[14-15]。熱沉下表面溫度設(shè)定為313.15 K。其他邊界設(shè)定為絕緣狀態(tài)。

用熱傳導(dǎo)定律研究傳熱現(xiàn)象，同時(shí)考慮熱對(duì)流過(guò)程，傳熱方程表示為

(1)

因系統(tǒng)在傳熱過(guò)程中與外界有熱交換，故傳熱的邊界條件方程為

(2)

式(2)中Text代表環(huán)境溫度；h代表傳熱系數(shù)[16]。

2.1.3芯片組成材料及屬性

芯片的組成材料為硅、銅和二氧化硅，其屬性見表1[17]。

表1　芯片組成材料及其屬性

2.1.4仿真結(jié)果

未加TSV時(shí)局部芯片的仿真溫度如圖5所示。

圖5中最高溫度為457 K，明顯超出了芯片的最大可承受溫度398.15 K[18]，造成三維集成電路不能在安全的溫度范圍內(nèi)工作。而且圖5顯示，三維集成電路內(nèi)部的溫度是從頂部的二氧化硅層到底部的銅層逐漸下降，說(shuō)明底部銅層對(duì)整個(gè)三維集成電路起了強(qiáng)大的散熱作用。

圖5　未加TSV時(shí)局部芯片的仿真溫度

2.2加入TSV情況下局部芯片的仿真

TSV選用銅材料，絕緣層選用二氧化硅，不考慮阻擋層。TSV半徑為20 μm，二氧化硅層的寬度為1 μm[19]。加入TSV以后，局部芯片中TSV與元胞塊的結(jié)構(gòu)俯視圖如圖6所示。

圖6　局部芯片中TSV與元胞塊的結(jié)構(gòu)

圖6中TSV插入到相鄰的四個(gè)元胞塊之間[20]，并且下層芯片中TSV內(nèi)部的銅會(huì)生長(zhǎng)到鍵合層內(nèi)部，到達(dá)熱沉為止，而上層TSV內(nèi)部的銅會(huì)向上下各生長(zhǎng)出10 μm，以此達(dá)到更好的散熱效果。建模中在元胞塊邊緣處的每個(gè)TSV均為一半，在四個(gè)角處則為1/4，這樣0.9 mm×0.9 mm單元局部芯片更加具有代表性。仿真得到局部芯片的溫度如圖7所示。

在圖7中，可看到溫度仍舊從上至下逐漸降低。因加入TSV以后，局部芯片的溫度比不加TSV時(shí)小很多，最高溫度為394 K，低于芯片可承受的最大溫度398.15 K，局部芯片處在安全溫度范圍內(nèi)，因此加入TSV可明顯改善三維集成電路的傳熱問(wèn)題。

圖7　加入TSV情況下局部芯片的仿真溫度

2.3改變TSV半徑局部芯片溫度的變化情況

依據(jù)2.2中的仿真方案，進(jìn)一步改變TSV的半徑，考察TSV半徑的變化對(duì)三維集成電路溫度的影響。TSV半徑分別選取20 μm，25 μm，30 μm，組成三個(gè)組件，在同一個(gè)模型開發(fā)器中進(jìn)行建模仿真。只改變TSV半徑，其他條件不變。

改變TSV半徑以后，局部芯片的仿真溫度如圖8所示。因TSV半徑20 μm時(shí)的局部芯片仿真溫度圖上文已給出(見圖7)，故此處只給出TSV半徑為25 μm和30 μm情況下的仿真溫度圖。

(a)TSV半徑為25 μm

(b)TSV半徑為30 μm圖8　改變TSV半徑后局部芯片仿真溫度

由圖8可以看出，TSV半徑為25 μm時(shí)，局部芯片最高溫度約為383 K；TSV半徑為30 μm時(shí)，局部芯片最高溫度約為376 K，結(jié)合TSV半徑為20 μm時(shí)最高溫度，可得出隨著TSV半徑的增大，三維集成電路溫度不斷降低，散熱效果變得更好。

3對(duì)仿真結(jié)果的分析

3.1加入TSV前后三維集成電路的溫度變化

為了更加清晰地看到三維集成電路溫度的變化，對(duì)仿真圖形進(jìn)行后處理操作，由圖5，圖7可以看出頂層芯片的上表面溫度最高，選取頂層芯片上表面的兩點(diǎn)，點(diǎn)1(0，0，420 μm)和點(diǎn)2(900 μm，900 μm，420 μm)，連接兩點(diǎn)，作為三維截線，然后繪制這條線的溫度曲線，結(jié)果如圖9所示。

圖9　頂層芯片上表面對(duì)角線的溫度曲線

未加入TSV時(shí)，計(jì)算得出整個(gè)局部芯片結(jié)構(gòu)中的最大溫度為456.616 8 K；加入TSV以后，計(jì)算得出整個(gè)局部芯片結(jié)構(gòu)中的最大溫度為393.700 8 K。

3.2加入TSV后三維集成電路不同截線的溫度對(duì)比

選取3條三維截線，分析位置分別為TSV內(nèi)部、非TSV與非熱源內(nèi)部、熱源內(nèi)部，所選取的截線段均為豎直貫通整個(gè)三維集成電路，三維截線2的坐標(biāo)為點(diǎn)1(180 μm，360 μm，-1 000 μm)和點(diǎn)2(180 μm，360 μm，430 μm)，這條線段在一個(gè)TSV內(nèi)部；三維截線3的坐標(biāo)為點(diǎn)1(270 μm，360 μm，-1 000 μm)和點(diǎn)2(270 μm，360 μm，430 μm)，這條線段在既非TSV內(nèi)部也非熱源內(nèi)部的位置；三維截線4的坐標(biāo)為點(diǎn)1(270 μm，270 μm，-1 000 μm)和點(diǎn)2(270 μm，270 μm，430 μm)，這條線段在與三維截線2貫通的TSV相近位置處的熱源內(nèi)。此時(shí)增添一維繪圖組，對(duì)這3條三維截線進(jìn)行分析，溫度曲線如圖10所示。

圖10　3條截線的溫度曲線對(duì)比

圖10中，三維截線2較另外兩條曲線平滑，這是因?yàn)樵赥SV內(nèi)部溫度變化是漸變過(guò)程；三維截線3比三維截線4溫度稍低，這是因?yàn)樵跓嵩磧?nèi)部溫度要比熱源外部溫度高，而這兩條曲線在弧度大于1 000 μm時(shí)比三維截線2溫度要高，這是因?yàn)樵跓岢林校邷囟认嗤?，而在熱沉以外的其他地方的溫度大都比TSV內(nèi)部溫度要高。在1 000 μm處和1 210 μm處，三維截線3和三維截線4出現(xiàn)急劇的攀升，這是由二氧化硅鍵合層的導(dǎo)熱系數(shù)遠(yuǎn)低于硅的導(dǎo)熱系數(shù)造成的結(jié)果。

3.3改變TSV半徑后三維集成電路的溫度變化

在3個(gè)組件中均選擇同一個(gè)三維截線，坐標(biāo)為點(diǎn)1(180 μm，180 μm，-1 000 μm)和點(diǎn)2(180 μm，180 μm，430 μm)，此時(shí)三維截線穿過(guò)其中一個(gè)TSV的中心貫通整個(gè)三維集成電路，對(duì)此時(shí)的三維截線繪制一維繪圖組，如圖11所示。

圖11　貫通三維集成電路的截線溫度圖

從圖11可看到，在弧長(zhǎng)0～1 000 μm時(shí)，3條溫度曲線基本相同，這是因?yàn)榇藭r(shí)的截線處在熱沉內(nèi)部，熱沉強(qiáng)大的散熱功能使不同半徑的三維集成電路在熱沉中溫度基本相同。

為了更清晰地觀察非典型區(qū)域的溫度變化，對(duì)非TSV且非熱源區(qū)域進(jìn)行仿真分析(不仿真熱沉部分)。選取三維截線的坐標(biāo)為點(diǎn)1(270 μm，360 μm，0)和點(diǎn)2(270 μm，360 μm，430 μm)，這條線段既沒(méi)有穿過(guò)元胞塊，也沒(méi)有穿過(guò)TSV。仿真結(jié)果如圖12所示。

圖12　非TSV且非熱源區(qū)域的仿真

從圖12可以得出結(jié)論：隨著TSV半徑的增加，三維集成電路散熱效果更好。

4結(jié)論

應(yīng)用COMSOL Multiphysics有限元仿真軟件對(duì)局部三維集成電路建模，該軟件中的傳熱模塊可以準(zhǔn)確地仿真三維集成電路的傳熱過(guò)程。分別對(duì)未加入TSV、加入TSV和改變TSV半徑三種情況下的局部三維集成電路進(jìn)行仿真，結(jié)果表明，TSV插入到芯片內(nèi)部元胞塊之間可以有效將三維集成電路溫度控制在一個(gè)安全范圍之內(nèi)，起到很好的散熱效果，而且隨著TSV半徑的增大，三維集成電路散熱效果更好。

參考文獻(xiàn)：

[1]王鳳娟，朱樟明，楊銀堂，等.考慮硅通孔的三維集成電路最高層溫度模型[J].計(jì)算物理，2014，29(4)：580-583.

[2]張巖，董剛，楊銀堂，等.考慮通孔橫向熱傳輸效應(yīng)的三維集成電路熱分析[J].計(jì)算物理，2013，30(5)：753-758.

[3]王高峰，趙文生.三維集成電路中的關(guān)鍵技術(shù)問(wèn)題綜述[J].杭州電子科技大學(xué)學(xué)報(bào)，2014，34(2)：1-7.

[4]黃瓊瓊，尚玉玲，張明，等.TSV的電磁-熱-結(jié)構(gòu)耦合分析研究[J].電子元件與材料，2015，34(4)：74-78.

[5]王鳳娟.基于硅通孔(TSV)的三維集成電路(3D IC)關(guān)鍵特性分析[D].西安：西安電子科技大學(xué)，2014.

[6]Lau J H， Yue T G. Thermal management of 3D IC integration with TSV(through siliconvia)[C]. Electronic Components and Technology Conference，San Diego， IEEE，2009：635-640.

[7]錢利波.基于硅通孔技術(shù)的三維集成電路設(shè)計(jì)與分析[D].西安：西安電子科技大學(xué)，2013.

[8]張雪粉.大功率LED散熱研究及散熱器設(shè)計(jì)[D].天津：天津大學(xué)，2007.

[9]張超.一種高可靠性的1200V IGBT的設(shè)計(jì)[D].成都：電子科技大學(xué)，2012.

[10]薛華虎.一種IGBT芯片的剖析[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2009.

[11]馬奎，楊發(fā)順，林潔馨，等.一種DMOS漏極背面引出的BCD工藝[J].微電子學(xué)與計(jì)算機(jī)，2013，30(10)：93-96.

[12]王宏明.應(yīng)用于三維疊層封裝的硅通孔(TSV)建模及傳熱和加載分析[D].西安：西安電子科技大學(xué)，2013.

[13]謝文華.基于FLOTHERM軟件的雙極功率晶體管熱分布研究[D].成都：電子科技大學(xué)，2010.

[14]易建政，梁波.封套的光熱環(huán)境與表面熱流影響因素分析[J].河北工業(yè)科技，2008，25(6)：346-352.

[15]Lu Tianjian， Jin Jianming. Thermal-aware high-frequency characterization of large-scale through-silicon-via structures[J].IEEE Transactions On Components， Packaging and Manufacturing Technology，2014，4(6)：1015-1025.

[16]賀鴻鵬.基于COMSOL的OCT傳感單元的多物理場(chǎng)研究與設(shè)計(jì)[D].保定：華北電力大學(xué)，2014.

[17]杜秀云.三維集成電路熱問(wèn)題的不確定性分析方法研究[D].大連：大連理工大學(xué)，2014.

[18]何成.典型封裝芯片的熱阻網(wǎng)絡(luò)模型研究[D].西安：西安電子科技大學(xué)，2014.

[19]袁琰紅，高立明，吳昊，等.硅通孔尺寸與材料對(duì)熱應(yīng)力的影響[J].半導(dǎo)體光電，2013，34(2)：255-258.

[20]趙起越.1200V TRENCH-FS型IGBT的設(shè)計(jì)[D].成都：電子科技大學(xué)，2013.

(責(zé)任編校：李秀榮)

The COMSOL Model for Through-Silicon Via Thermal Characteristics of Three-Dimensional Integrated Circuit

ZHAO Peng，LIN Jie-xin，F(xiàn)U Xing-hua

(College of Big Data and Information Engineering， Guizhou University，Guiyang 550025， China)

Abstract：The COMSOL model for the 3D IC heat dissipation is established to simulate. The simulation results show that TSV network can effectively control the temperature of the 3D IC within a safe range， and when increasing the radius of TSV， three-dimensional integrated circuit may have a better cooling effect.

Key Words：three-dimensional integrated circuit； through-silicon via； cooling problem； the COMSOL model

基金項(xiàng)目：國(guó)家自然科學(xué)基金地區(qū)科學(xué)基金項(xiàng)目(61464002)；貴州省科技合作項(xiàng)目(黔科合LH字[2015]7636)

作者簡(jiǎn)介：趙朋(1985-)，男，河北安國(guó)人，碩士研究生，主要從事微電子科學(xué)與工程研究。

中圖分類號(hào)：TN407

文獻(xiàn)標(biāo)志碼：A

文章編號(hào)：1672-349X(2016)03-0041-06

DOI：10.16160/j.cnki.tsxyxb.2016.03.013