黃菲，雙凱，楊婕，孫奇俏

（中國石油大學(xué)（北京）北京　102249）

?

石油井下儀器總線測井?dāng)?shù)據(jù)傳輸及0FDM調(diào)制的設(shè)計(jì)

黃菲，雙凱，楊婕，孫奇俏

（中國石油大學(xué)（北京）北京102249）

摘要：為了實(shí)現(xiàn)井下與地上數(shù)據(jù)實(shí)時(shí)、準(zhǔn)確的傳輸，提出了一種基于1553B總線的數(shù)據(jù)傳輸設(shè)計(jì)方案，并完成相應(yīng)設(shè)計(jì)，同時(shí)完成地上數(shù)據(jù)的調(diào)制方案設(shè)計(jì)。該電路接口板的硬件部分使用FPGA芯片完成，采用Verj1og HDL語言進(jìn)行編程，可以完成數(shù)據(jù)的傳輸。數(shù)據(jù)調(diào)制同樣也是采用Verj1og HDL語言進(jìn)行編程，并完成仿真測試。

關(guān)鍵詞：數(shù)據(jù)傳輸；數(shù)據(jù)調(diào)制；OFDM；FPGA；曼徹斯特編解碼

石油鉆井是一個(gè)傳統(tǒng)行業(yè)［1］。近幾年來科學(xué)技術(shù)越來越進(jìn)步，隨之也出現(xiàn)了許多新技術(shù)、新設(shè)備。特別是20世紀(jì)80年代以來，信息技術(shù)開始應(yīng)用于油氣鉆井，對一些新的井下控制工具以及新的測量儀器的研制也取得了比較大的突破［2］。測井技術(shù)要受到網(wǎng)絡(luò)技術(shù)、電子技術(shù)、遙測遙控技術(shù)、計(jì)算機(jī)技術(shù)、通信技術(shù)等多學(xué)科的支撐。但從硬件的角度上來說，測井系統(tǒng)又是一個(gè)復(fù)雜的多模塊系統(tǒng)，各個(gè)模塊與系統(tǒng)之間準(zhǔn)確無誤的傳輸數(shù)據(jù)和控制信息才能使測井系統(tǒng)高效準(zhǔn)確無誤的工作。然而從鉆井時(shí)的環(huán)境角度來看，測井環(huán)境十分惡劣。特別是在幾千米或是更深的地層中作業(yè)時(shí)，部分儀器裝備必須耐高溫、高壓，而且系統(tǒng)與系統(tǒng)、模塊與模塊之間要進(jìn)行指令通信和數(shù)據(jù)通信，并且有時(shí)傳輸距離較遠(yuǎn)。

綜上，研究出高可靠性、高效率的通信技術(shù)，是具有十分重要的意義的。為了實(shí)現(xiàn)實(shí)時(shí)、準(zhǔn)確的數(shù)據(jù)傳輸及調(diào)制，在研究了傳輸及調(diào)制的原理的基礎(chǔ)上，設(shè)計(jì)了一種基于1553B總線的數(shù)據(jù)傳輸及調(diào)制的設(shè)計(jì)。該設(shè)計(jì)能夠完成準(zhǔn)確的數(shù)據(jù)傳輸及調(diào)制。

1　基本原理

1.1整體原理

井下儀器通信系統(tǒng)主要包括兩個(gè)部分：井下遙傳短節(jié)和遠(yuǎn)程通信單元。它們在測井通信系統(tǒng)中的分布如圖1所示。本文所設(shè)計(jì)的數(shù)據(jù)傳輸就是圖中RTU部分，該部分完成了儀器與遙傳短節(jié)之間的互聯(lián)通信。而OFDM調(diào)制則是井下數(shù)據(jù)傳輸?shù)降孛鏁r(shí)，所采用的一種新型的調(diào)制方法。

圖1　總體原理圖

1.2曼徹斯特編碼規(guī)則

曼徹斯特的編碼規(guī)則是在每一個(gè)碼元中點(diǎn)發(fā)生一次跳變，“1”表示高電平到低電平的跳變，“0”表示低電平到高電平的跳變，如圖2（a）所示。碼元“1”編碼后與時(shí)鐘一致，碼元“0”編碼后與時(shí)鐘相反（相位）［3］。當(dāng)需要傳輸信息有連續(xù)的“1”或“0”時(shí)，曼徹斯特碼保持“1”或“0”的跳變。

根據(jù)編碼規(guī)則可知，曼徹斯特碼可以提供足夠的定時(shí)分量，在數(shù)據(jù)傳輸中不會(huì)出現(xiàn)連續(xù)3個(gè)高電平或者是連續(xù)3個(gè)低電平，高低電平是等概率出現(xiàn)的無直流分量。因此，在大數(shù)據(jù)遠(yuǎn)距離傳輸過程中采用曼徹斯特碼是比較合適的［4］。

1.3曼徹斯特碼的幀格

曼徹斯特碼的幀格式由同步頭、數(shù)據(jù)位和校驗(yàn)位3部分構(gòu)成，每幀總共長度為20位。前3位是同步頭，同步頭可分為命令同步頭和數(shù)據(jù)同步頭，以1.5位處為間隔，先正后負(fù)表示命令字頭，先負(fù)后正表示數(shù)據(jù)字頭。同步頭可以區(qū)分幀的類型和標(biāo)識(shí)幀傳輸?shù)拈_始；4-19位是數(shù)據(jù)位，16位編碼數(shù)據(jù)是由高到底，一般數(shù)據(jù)傳輸是都會(huì)有起始位和停止位曼徹斯特碼的數(shù)據(jù)位全部是有效的數(shù)據(jù)位，提高了傳輸?shù)挠行院退俾剩?0位是奇偶校驗(yàn)位，對4-19位數(shù)據(jù)進(jìn)行奇偶校驗(yàn)，本文采用的是奇校驗(yàn)。

1.4數(shù)據(jù)調(diào)制的原理

井下各傳感器的數(shù)據(jù)經(jīng)過1553B井下總線，傳輸?shù)骄碌恼{(diào)制解調(diào)器。在現(xiàn)在的高速測井傳輸系統(tǒng)中，大都采用OFDM傳輸方式［5］。井下調(diào)制解調(diào)器需要完成頻域信號到時(shí)域信號的轉(zhuǎn)換，即IFFT模塊，但在井下高溫高壓、小尺寸的環(huán)境中，如何快速實(shí)現(xiàn)多點(diǎn)數(shù)的IFFT模塊設(shè)計(jì)，是一直困擾OFDM電纜傳輸系統(tǒng)的的難題之一。采用現(xiàn)有的IFFT模塊，硬件資源消耗比較大，系統(tǒng)的頻率也是個(gè)難點(diǎn)。本設(shè)計(jì)采用尋找查表的方案［6］，實(shí)現(xiàn)各個(gè)正交子載波的疊加，從而大大減少了運(yùn)算量和資源占用率，即將頻域序列X（k）與子載波相乘的結(jié)果提前存入序列存儲(chǔ)器里，在每個(gè)時(shí)刻通過類似尋址的方式將結(jié)果取出進(jìn)行疊加，最后將所有時(shí)刻的序列進(jìn)行疊加完成頻域序列X（k）到時(shí)域序列s（n）的轉(zhuǎn)換。

時(shí)域序列Sk（n）其實(shí)就是頻域序列X（k）與子載波Aejωkn相乘取實(shí)部的結(jié)果，假設(shè)X（k）為

那么sk（n）為

其中N為子載波的個(gè)數(shù)，ω1，ω2，…，ωk，…，ωN-1是數(shù)字相對角頻率，并且滿足公式

上述方案可知需要2N個(gè)基于查表原理的正、余弦存儲(chǔ)器組，每個(gè)存儲(chǔ)器量化MN個(gè)數(shù)據(jù)，其中M為插值倍數(shù)，N為子載波個(gè)數(shù)。從運(yùn)算的角度來看，需要2N個(gè)乘法器，2個(gè)N輸入的加法器。看上去似乎是需要占用的資源很多，但其實(shí)不然。

由于Q（k）和I（k）與之前數(shù)據(jù)調(diào)制的方式有關(guān)，并且其取值通常是非常有限的，所以可以提前把這些數(shù)據(jù)與正余弦因子相乘的結(jié)果存入存儲(chǔ)器，這樣就可以避免使用乘法器，從而提高系統(tǒng)占用資源和系統(tǒng)頻率。至于余弦，只不過是與正弦相差弧度，因此只需從正弦存儲(chǔ)器里隔開π2wk個(gè)點(diǎn)取值即可。例如數(shù)據(jù)源經(jīng)過16QAM調(diào)制，Q（k）和I（k）的值在一個(gè)OFDM符號內(nèi)就是±1或是±3中的一個(gè)。如果要是計(jì)算3·Acoswkn或者是-3Acoswkn，那么可以將3Asjnw1n的序列存起來，然后每隔k-1個(gè)點(diǎn)取出相加。

2　FPGA設(shè)計(jì)

2.1曼徹斯特編碼設(shè)計(jì)

編碼模塊就是對串行輸入的數(shù)據(jù)進(jìn)行曼切斯特編碼，加上同步頭和奇校驗(yàn)位之后，輸出雙極性的數(shù)據(jù)。編碼器需要一個(gè)2倍于數(shù)據(jù)速率的時(shí)鐘信號。在編碼移位時(shí)鐘（ENCODER SHIFT CLOCK）的下降沿，并且編碼使能（ENCODER ENABLE）為高電平時(shí)編碼開始。需要注意的是，ENCODER ENABLE必須保持一個(gè)字節(jié)的長度或是20個(gè)ENCODER SHIFT CLOCK時(shí)鐘周期。在下一個(gè)編碼移位時(shí)鐘的上升沿時(shí)，同步頭選擇輸入會(huì)產(chǎn)生相應(yīng)的同步頭。其中若同步頭為高電平則生成的是命令同步頭，如果為低電平則生成的是數(shù)據(jù)同步頭。編碼器準(zhǔn)備好接受數(shù)據(jù)的標(biāo)志是，SEND DATA輸出高電平，并且這個(gè)高電平要持續(xù)16個(gè)編碼移位時(shí)鐘周期。在這期間，在每個(gè)ENCODER SHIFT CLOCK的下降沿將數(shù)據(jù)從SERIAL DATA輸入端讀入，這樣就可以保證數(shù)據(jù)在上升沿能進(jìn)行采樣。隨后對輸入的16位數(shù)據(jù)進(jìn)行編碼。編碼后的數(shù)據(jù)通過兩個(gè)雙極性的輸出端BIPOLAR ZERO和BIPOLAR ONE，在輸出的數(shù)據(jù)末位會(huì)有校驗(yàn)位，來對編碼的數(shù)據(jù)進(jìn)行校驗(yàn)。

在進(jìn)行設(shè)計(jì)時(shí)需要注意的是：如果編碼使能一直持續(xù)高電平的話，將會(huì)導(dǎo)致編碼的數(shù)據(jù)中間沒有時(shí)間空隙，有可能會(huì)造成數(shù)據(jù)的重復(fù)編碼，導(dǎo)致通訊不準(zhǔn)確。因此，編碼使能要在適時(shí)的時(shí)候變?yōu)榈碗娖?，避免以上情況的發(fā)生。在任何時(shí)候只會(huì)影響雙極性輸出端，對編碼的其他功能沒有任何影響。如果需要停止編碼，可設(shè)置MASTER RESET為高電平，而且必須是在SEND CLOCK的上升沿。

2.2曼徹斯特解碼設(shè)計(jì)

譯碼也需要一個(gè)單個(gè)解碼時(shí)鐘，這個(gè)時(shí)鐘是數(shù)據(jù)速率的12倍。需要解碼的數(shù)據(jù)可以有兩種方式，一種是作為輸入數(shù)據(jù)，另外一種輸入數(shù)據(jù)是。譯碼的輸入U(xiǎn)NPOLAR DATA只能接受一種數(shù)據(jù)輸入。譯碼器會(huì)不斷的監(jiān)視著數(shù)據(jù)輸入，一旦檢測到有效的同步字頭和曼徹斯特?cái)?shù)據(jù)位時(shí)，譯碼就可以開始了。當(dāng)檢測到有效的同步字頭時(shí)，這個(gè)同步字頭的類型是在COMMAND/DATA SYNC端輸出。如果同步字頭為命令同步頭，則該輸出端輸出高電平，并且保持16個(gè)譯碼移位時(shí)鐘周期（ENCODER SHIFT CLOCK）；如果為數(shù)據(jù)同步頭，則COMMAND/DATA SYNC端輸出16個(gè)譯碼移位時(shí)鐘周期的低電平。當(dāng)譯碼器輸出端SERIAL DATA OUT輸出解碼數(shù)據(jù)期間，TAKE DATA端會(huì)輸出高電平。SERIAL DATA OUT輸出的解碼數(shù)據(jù)是NRZ格式。在每一個(gè)譯碼移位時(shí)鐘的下降沿，輸出數(shù)據(jù)。

所有的數(shù)據(jù)傳輸完成后，會(huì)進(jìn)行奇校驗(yàn)。如果所有的數(shù)據(jù)進(jìn)行校驗(yàn)后，沒有任何錯(cuò)誤，那么將輸出數(shù)據(jù)有效位VALID WORD，并且該有效位為高電平。譯碼完成后，譯碼器會(huì)開始尋找下一個(gè)同步頭進(jìn)行譯碼。如果在編碼移位時(shí)鐘的上升沿上譯碼復(fù)位為高電平，那么將會(huì)終止現(xiàn)在傳輸并且譯碼器清零，并且開始尋找新的同步字頭。

2.3數(shù)據(jù)調(diào)制設(shè)計(jì)

依據(jù)上面的調(diào)制原理，對輸入的數(shù)據(jù)源進(jìn)行相應(yīng)的調(diào)制，如本設(shè)計(jì)采用的是16QAM調(diào)制，借助Mat1ab將調(diào)制好的數(shù)據(jù)與正弦序列相乘得到的結(jié)果存在RAM中。當(dāng)?shù)趎個(gè)c1k時(shí)（n=0，1，2，…，MN-1），X（k）就會(huì)從某個(gè)正弦存儲(chǔ)器里取值，然后相加得到sk（n），這樣每個(gè)時(shí)刻都會(huì)有一個(gè)數(shù)據(jù)，一共N個(gè)數(shù)據(jù)，這N個(gè)數(shù)據(jù)相加就得到此時(shí)的s（n）。隨著c1k的到來，s（n）的值可以被計(jì)算出來。

3　數(shù)據(jù)傳輸及調(diào)制的實(shí)現(xiàn)

為保證設(shè)計(jì)的正確性，將系統(tǒng)模塊在Ljbero中進(jìn)行功能仿真和時(shí)序仿真，結(jié)果如圖3所示：輸入數(shù)據(jù)dj16為“1000100000000001”，編碼開始后，有效信號DE置1，編碼輸出nBIPOLAR-ONE-OUT輸出同步信號“000111”，在DE 置1后的第5個(gè)。時(shí)鐘后SEND-DATA置1，此時(shí)QH端開始發(fā)送串行數(shù)據(jù)，數(shù)據(jù)編碼開始，發(fā)送完16位數(shù)據(jù)后SEND-DATA置0。數(shù)據(jù)編碼完成后加奇校驗(yàn)位，DE也變?yōu)榈碗娖?。曼徹斯特編碼輸出nBIPOLAR-ONE-OUT=”000111………”，仿真的結(jié)果與理論分析完全吻合。

圖2　數(shù)據(jù)調(diào)制設(shè)計(jì)圖

圖3　編碼仿真結(jié)果

圖4　解碼仿真結(jié)果

解碼的仿真波形如圖4所示：解碼模塊的數(shù)據(jù)輸入（UNIPOLAR DATA IN）來自于曼徹斯特編碼編碼模塊的輸出（nBIPOLAR-ONE-OUT）。完成同步頭檢測（“000111”）。解碼開始后，同步信號指示輸出COMMAND-SYNC=0，使能信號TAKE-DATA =1，輸出端連續(xù)輸出串行數(shù)據(jù)SERIAL-DATA-OUT，在使能信號置1后的16個(gè)解碼位移時(shí)鐘后又變?yōu)?。串行數(shù)據(jù)輸出完畢后校驗(yàn)驗(yàn)證正確，有效字VALID-WORD變?yōu)楦唠娖?。?jīng)過串并轉(zhuǎn)換完全恢復(fù)出進(jìn)入編碼模塊的16位并行數(shù)據(jù)“1000100000000001”，仿真結(jié)果與期望一致。

圖5　接口板測試結(jié)果

圖6　OFDM仿真圖

圖7　Mat1ab中的OFDM仿真圖

由于電路接口板既要能接受數(shù)據(jù)，也要發(fā)送數(shù)據(jù)，所以本測試采用一塊電路接口板完成自發(fā)自收的功能。將電路接口板連接串口，發(fā)送AA BB CC DD EE，經(jīng)接口板傳輸，返回在串口上，可以看到傳輸正確。

采用本文所研究的新型OFDM調(diào)制方法的仿真結(jié)果如下圖所示，可以看到其輸出與MATLAB中合成的OFDM波形相吻合［7］。

4　結(jié)　論

本文設(shè)計(jì)了一種井下數(shù)據(jù)傳輸及調(diào)制系統(tǒng)，井下各傳感器采用1553B總線進(jìn)行傳輸通信，實(shí)現(xiàn)數(shù)據(jù)采集，井下調(diào)制解調(diào)器采用尋址方式的OFDM調(diào)制方式對采集的數(shù)據(jù)進(jìn)行調(diào)制。該設(shè)計(jì)采用Verj1og HDL作為設(shè)計(jì)語言，對每一部分分別進(jìn)行仿真和綜合，較之傳統(tǒng)的測井傳輸系統(tǒng)，本文所采用設(shè)計(jì)方法可以降低系統(tǒng)的損耗，提高系統(tǒng)的性能。

參考文獻(xiàn)：

［1］裴斐，劉鑫剛.應(yīng)用于隨鉆測井系統(tǒng)的1553B通信模塊設(shè)計(jì)［J］.中國石油和化工，2011，50（1）：45-47.

［2］彭欣云.隨鉆測量系統(tǒng)信號傳輸方式的研究［D］.成都：西南石油大學(xué)，2011.

［3］吳昊，周越文，毛東輝等.基于Verj1og的曼徹斯特II型碼解碼器設(shè)計(jì)［J］.計(jì)算機(jī)測量與控制，2012，20（7）：1989-1991.

［4］黃熙，王成林，方泳濤.基于FPGA實(shí)現(xiàn)HD-15530編譯碼器［J］.電子測量技術(shù)，2006，29：54.

［5］田耘，徐文波，張延偉.無線通信FPGA設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2007.

［6］劉三軍，馬猛，焦秉立.一種基于DDS原理的OFDM發(fā)射機(jī)的實(shí)現(xiàn)方法［P］.中國，CN103200145A.2013.07.01

［7］張平. MATLAB基礎(chǔ)與應(yīng)用［M］.北京：北京航空航天大學(xué)出版社，2007.

Downhole logglng data transmlsslon and 0FDM modulatlon deslgn

HUANG Fej，SHUANG Kaj，YANG Jje，SUN Qj-qjao
（China University of Petroleum，Beijing 102249，China）

Abstract:In order to achjeve rea1-tjme and accurate data transmjssjon between underground and aboveground.Thjs paper proposed desjgn program based on 1553B bus jnterface cjrcujtry board，comp1eted the desjgn and data modu1atjon scheme on the ground. Because the hardware part of the cjrcujt jnterface board used FPGA chjp to comp1ete and Verj1og HDL 1anguage to program，the paper can comp1ete the transfer of data. Data modu1atjon js a1so usjng Verj1og HDL 1anguage programmjng and comp1etejng sjmu1atjon test.

Key words:data transmjssjon；data modu1atjon；OFDM；FPGA；manchester codec

中圖分類號：TN913

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號：1674-6236（2016）07-0144-04

收稿日期：2015-05-13稿件編號：201505116

作者簡介：黃菲（1990—），女，山東菏澤人，碩士研究生。研究方向：電子系統(tǒng)與通信裝置。