王秀敏，洪芳菲，單　良，王　怡，曹維林

(中國計(jì)量學(xué)院 信息工程學(xué)院，浙江 杭州 310018)

?

LDPC/Turbo雙模譯碼器技術(shù)發(fā)展與前景綜述

王秀敏，洪芳菲，單良，王怡，曹維林

(中國計(jì)量學(xué)院 信息工程學(xué)院，浙江 杭州 310018)

【摘要】Turbo碼和LDPC碼的性能接近Shannon理論極限，有著很強(qiáng)的抗衰落和抗干擾的能力，因此特別適合在衛(wèi)星通信、深空通信、移動(dòng)通信、無線接入等無線通信系統(tǒng)中運(yùn)用.目前LDPC/Turbo雙模譯碼器技術(shù)還沒有形成相對成熟、完整的理論體系，對相關(guān)研究的系統(tǒng)性總結(jié)工作仍然相對缺乏. 我們首先回顧了LDPC/Turbo雙模譯碼器的發(fā)展現(xiàn)狀，其次詳細(xì)總結(jié)了譯碼器結(jié)構(gòu)以及SISO的實(shí)現(xiàn)方法，并對其進(jìn)展情況和特點(diǎn)分別進(jìn)行總結(jié)分析. 最后，就雙模譯碼器研究中現(xiàn)存的問題加以分析，并探討了其發(fā)展趨勢.

【關(guān)鍵詞】雙模譯碼器；系統(tǒng)結(jié)構(gòu)；軟輸入軟輸出

先進(jìn)的信道編譯碼技術(shù)可以降低信息在傳輸過程中由于噪聲和各種干擾而造成的誤差，提高整個(gè)系統(tǒng)可靠性. 因而高效的信道編譯碼技術(shù)漸漸地成為4G/5G[1]移動(dòng)通信系統(tǒng)中亟待解決的關(guān)鍵技術(shù)之一. 在未來的移動(dòng)通信標(biāo)準(zhǔn)中，信道編譯碼方案已不僅僅是糾錯(cuò)碼[2]、交織算法[3]和編譯碼算法[4]的選擇問題，它還涉及各種糾錯(cuò)碼優(yōu)化問題. 其中Turbo碼[5]和LDPC碼[6]與它們所采用的迭代譯碼技術(shù)開始在通信學(xué)界獨(dú)領(lǐng)風(fēng)騷，逐步取代現(xiàn)已成熟的線性分組碼和卷積碼技術(shù)，而且還會(huì)進(jìn)一步與其他先進(jìn)技術(shù)相結(jié)合，廣泛地用于各種數(shù)字通信和信息處理之中.

目前，國際上對LDPC碼和Turbo的理論研究已取得重要進(jìn)展，而且工程應(yīng)用在現(xiàn)場可編程門陣列(field programmable gate array, FPGA)[7]和超大規(guī)模集成電路(very large scale integration，VLSI)[8]實(shí)現(xiàn)方面的研究也在全方位開展當(dāng)中. 在文獻(xiàn)[9]中，雙模譯碼器的設(shè)計(jì)思想已見雛形，文獻(xiàn)提出了一種統(tǒng)一的可編程架構(gòu)的譯碼器結(jié)構(gòu)，它可應(yīng)用于多種通信標(biāo)準(zhǔn)(3GPPLTE, IEEE802.11n, IEEE802.16(e) and DVB-S2/T2).此外，文獻(xiàn)[10]設(shè)計(jì)了一個(gè)以ASIP(application specific instruction set processor,專用指令集處理器)為基礎(chǔ)的多碼型前向糾錯(cuò)(FEC)的體系結(jié)構(gòu)框架, 適用于實(shí)現(xiàn)三種碼(卷積碼、Turbo碼和LDPC碼)的專用譯碼器.該雙模譯碼器適用于各種碼字的無沖突內(nèi)存映射方法，此外文獻(xiàn)中還計(jì)算了各種并行度的多項(xiàng)式時(shí)間，與現(xiàn)有的最佳方法相比，計(jì)算時(shí)間有了很大的提高.

盡管許多學(xué)者已經(jīng)進(jìn)行了大量相關(guān)的研究工作，目前基于LDPC/Turbo雙模甚至多模譯碼器仍然面臨許多挑戰(zhàn)，還沒有形成相對成熟、完整的系統(tǒng)理論體系，對相關(guān)研究的總結(jié)工作仍然相對缺乏. 為此本文的目的在于從多個(gè)方面，對國內(nèi)外有關(guān)LDPC/Turbo雙模譯碼器研究現(xiàn)狀和成果進(jìn)行梳理和綜述，為后繼開展更為深入的理論和應(yīng)用研究提供借鑒與參考.

本文首先簡述了雙模譯碼器系統(tǒng)的主要結(jié)構(gòu)組成. 在雙模結(jié)構(gòu)的基礎(chǔ)上,特別討論了SISO[11](soft input soft output)關(guān)鍵實(shí)現(xiàn)技術(shù)，并對一些具體的實(shí)現(xiàn)方案給予分析與評價(jià). 最后展望了LDPC/Turbo雙模譯碼器的研究發(fā)展方向.

1雙模譯碼器結(jié)構(gòu)實(shí)現(xiàn)進(jìn)展

1.1雙模結(jié)構(gòu)簡介

Turbo碼和LDPC碼具有優(yōu)異的漸進(jìn)性能，因此這兩種碼的編譯碼的聯(lián)合技術(shù)與信道編譯碼方案得到了較多的關(guān)注和研究，目前LDPC/Turbo雙模譯碼器[12]的研究主要分為理論研究、性能分析以及應(yīng)用研究三個(gè)方面.

在文獻(xiàn)[13]中，Sun Yang等人根據(jù)相似的譯碼推導(dǎo)過程[14]，在VLSI的平臺(tái)上實(shí)現(xiàn)了并行度為P的雙模譯碼器. 該雙模譯碼器是基于資源共享思想設(shè)計(jì)的.資源共享主要包括雙模譯碼器的計(jì)算單元共享和存儲(chǔ)單元共享兩個(gè)方面.對于高吞吐量的應(yīng)用程序，它使用多個(gè)SISO譯碼器并行工作來實(shí)現(xiàn)計(jì)算單元共享并提高譯碼速度. 對于Turbo碼來說將碼字劃分為幾個(gè)子塊來實(shí)現(xiàn)P個(gè)SISO平行處理[15]，而對于LDPC碼來說，譯碼器通過多個(gè)校驗(yàn)節(jié)點(diǎn)來實(shí)現(xiàn)譯碼器的平行處理過程[16]. 文獻(xiàn)[13]中提到的多并行度的SISO雙模譯碼器如圖1.

圖1　雙模譯碼器結(jié)構(gòu)實(shí)現(xiàn)Figure 1　Structure of dual-mode decoder

在這種結(jié)構(gòu)體系中，存儲(chǔ)器劃分為三類：外信息存儲(chǔ)器，初始信息/后驗(yàn)信息存儲(chǔ)器，Turbo碼校驗(yàn)信息存儲(chǔ)器. 其中外信息存儲(chǔ)器存儲(chǔ)的是每一個(gè)SISO產(chǎn)生的外信息值，初始信息存儲(chǔ)器存放初始信息值以及更新后的LLR值(log likelihood ratio),而校驗(yàn)信息存儲(chǔ)器只是針對于Turbo碼設(shè)定的，存儲(chǔ)Turbo碼的校驗(yàn)信息位. 在圖中交織器和解交織器執(zhí)行LLR值的來回切換的過程.

文獻(xiàn)[13]中實(shí)現(xiàn)了以下三種情況的高性能LDPC/Turbo雙模譯碼器：1)802.16e(WAMAX)標(biāo)準(zhǔn)下的LDPC碼；2)802.11 n(WLAN)標(biāo)準(zhǔn)下的LDPC碼；3)3GPP-LTE標(biāo)準(zhǔn)下的Turbo碼. 該譯碼器的最大時(shí)鐘頻率是500 MHz. 合成的核心面積為3.2 mm2，其中包括該譯碼器中的所有組件.

除了上述以VLSI為平臺(tái)的實(shí)現(xiàn)方法外，基-4[17]結(jié)構(gòu)同樣適合于雙模譯碼器的設(shè)計(jì)，在文獻(xiàn)[18]中，Cheng等人通過可重構(gòu)的基-4網(wǎng)格譯碼結(jié)構(gòu)實(shí)現(xiàn)了支持多標(biāo)準(zhǔn)的高通量的LDPC/Turbo雙模譯碼器. 在存儲(chǔ)單元優(yōu)化方面，Carlo等人[19]通過設(shè)計(jì)一個(gè)可循環(huán)的緩存單元來存儲(chǔ)信道信息，可以實(shí)現(xiàn)不同模式之間無停頓的切換. 他們對不同模式所消耗的緩存單元和譯碼過程中的迭代過程進(jìn)行了分析，實(shí)現(xiàn)了無停頓切換的LDPC/Turbo雙模譯碼器.

1.2SISO結(jié)構(gòu)實(shí)現(xiàn)

雙模譯碼器的難點(diǎn)是SISO單元的設(shè)計(jì)，在文獻(xiàn)[13]中SISO處理單元結(jié)構(gòu)設(shè)計(jì)包括2個(gè)不同的解碼核心(LDPC碼和Turbo碼) ，每個(gè)SISO單元可并行處理12個(gè)LDPC碼的SPC碼，或同時(shí)處理Turbo碼的8個(gè)編碼狀態(tài)，在LDPC模式時(shí)采用部分并行譯碼結(jié)構(gòu)，SISO陣列最大可并行處理96個(gè)SPC碼的譯碼. 在Turbo模式采用的是子塊并行的譯碼結(jié)構(gòu)，SISO陣列最大可支持12個(gè)子塊的并行譯碼. 文獻(xiàn)[13]中SISO處理單元結(jié)構(gòu)如圖2，該處理單元主要包括四個(gè)功能單元：α(前向度量)計(jì)算單元，β(后向度量)計(jì)算單元，extrinsic-1單元和extrinsic-2單元. 在Turbo模式下，所有的功能單元都處于工作狀態(tài)，而在LDPC模式下，6個(gè)max*不參與計(jì)算過程，而是直接略過輸出后驗(yàn)信息.

圖2　SISO單元Figure 2　SISO unit

需要說明的是，設(shè)計(jì)一個(gè)低復(fù)雜度且具有高靈活度的雙模譯碼器關(guān)鍵的技術(shù)基礎(chǔ)，是存在大規(guī)模的硬件資源共享，BCJR(bahl cocke jelinek raviv)算法不僅可以很好的運(yùn)用于Turbo碼譯碼過程中，也可以TDMP(Turbo decoding message passing)的形式應(yīng)用于LDPC中. LDPC碼的TDMP算法是一種特殊形式的分層譯碼，其中校驗(yàn)節(jié)點(diǎn)的操作是通過BCJR算法來實(shí)現(xiàn)的. 為了更好地應(yīng)用于移動(dòng)應(yīng)用程序中，Giuseppe Gentile[20]等人通過碼間網(wǎng)格模式很好地實(shí)現(xiàn)了TDMP算法和BCJR算法下的雙模譯碼器結(jié)構(gòu).

在文獻(xiàn)[21]中，作者在共享內(nèi)存單元、功能單元和算法單元的基礎(chǔ)上，權(quán)衡速度、功耗、成本、靈活性等多個(gè)方面的約束,用ASIP芯片實(shí)現(xiàn)了適用于卷積碼、Turbo碼和LDPC碼的多模譯碼器. 與文獻(xiàn)[13]相比，該設(shè)計(jì)實(shí)現(xiàn)了4個(gè)并行度的PE(processing elements)計(jì)算，該單元的實(shí)現(xiàn)功能相當(dāng)于SISO單元. PE單元主要包括的功能單元與SISO單元類似，實(shí)現(xiàn)的功能也相同，文獻(xiàn)[21]中PE結(jié)構(gòu)如圖3.

圖3　PE處理單元Figure 3　PE processing unit

2現(xiàn)存問題分析

現(xiàn)有的通信譯碼器，仍然著重于譯碼器結(jié)構(gòu)的實(shí)現(xiàn)和簡化. 對于多模譯碼器的實(shí)現(xiàn)，大多是基于多算法處理單元的共享設(shè)計(jì)，除了工作量的增加，仍然保留了本身的缺點(diǎn)，這些在許多研究中已有充分的論述[22]. 除此之外，目前雙模譯碼器的設(shè)計(jì)還存在如下問題.

1)交織器的優(yōu)化設(shè)計(jì)有待加強(qiáng). 如前所述，雙模譯碼過程中包含信道信息和后驗(yàn)信息的交織和解交織過程，特別是在Turbo模式下，交織器將LET[23]標(biāo)準(zhǔn)中QPP[24]交織公式進(jìn)行簡單的變形，得到交織迭代公式.但是，由于碼字中每一位編譯碼的比特，交織后對應(yīng)的位置不一樣，導(dǎo)致了交織器只能逐位進(jìn)行，而不能并行的多位處理.

2)LDPC/Turbo雙模譯碼器理論分析手段缺乏. 目前的雙模譯碼器存在算法復(fù)雜度較大、數(shù)據(jù)量大、復(fù)用空間較少和各因子選取不當(dāng)?shù)葐栴}，較少的用理論系統(tǒng)的方法來解決上述存在的問題. 而隨著雙模譯碼器技術(shù)的發(fā)展，高性能低復(fù)雜度的技術(shù)實(shí)現(xiàn)需求也越來越多，利用理論分析指導(dǎo)雙模譯碼器的實(shí)現(xiàn)是目前亟需要解決的問題之一.

3)應(yīng)用的網(wǎng)絡(luò)信道還比較單一.目前雙模譯碼方案都是在特定的加性高斯白噪聲信道(additive white gaussian noise, AWGN)下提出的,目前還是無法靈活地應(yīng)用到其他信道，例如二進(jìn)制刪除信道 (binary erasure channel, BEC)[25]及二進(jìn)制對稱信道 (binary synchronous communication, BSC)[26]等. 實(shí)際的雙模譯碼器實(shí)現(xiàn)較復(fù)雜,只應(yīng)用于特定的網(wǎng)絡(luò)模型顯然不能夠滿足當(dāng)今無線通信網(wǎng)絡(luò)的技術(shù)發(fā)展.

3發(fā)展趨勢探討

隨著Turbo碼和LDCP碼的研究發(fā)展，在未來移動(dòng)通信系統(tǒng)設(shè)計(jì)中，對通信無誤傳輸?shù)男枨笠苍絹碓礁?，基于LDPC/Turbo雙模譯碼器的研究需求也越來越迫切. 針對上述存在的問題，可以預(yù)見未來的LDPC/Turbo雙模譯碼器的發(fā)展將會(huì)呈現(xiàn)以下趨勢.

1)提高交織并行度. 與當(dāng)前逐位交織處理不同，并行交織器充分考慮到復(fù)用多路交織存儲(chǔ)器取址，采用雙口RAM，并行輸出.

2)基于密度進(jìn)化理論指導(dǎo)LDPC/Turbo雙模譯碼器實(shí)現(xiàn). 密度進(jìn)化理論包括連續(xù)密度進(jìn)化、離散密度進(jìn)化及高斯近似. 它可以分析LDPC碼和Turbo碼的漸近性能，優(yōu)化度數(shù)分布，迭代次數(shù)，歸一化因子等.

3)多信道、多碼率以及多碼長的LDPC/Turbo雙模譯碼器實(shí)現(xiàn). Wimax標(biāo)準(zhǔn)和TD-LTE標(biāo)準(zhǔn)定義多種不同碼率和不同碼長的碼字，在之后的研究和設(shè)計(jì)當(dāng)中應(yīng)當(dāng)更注重譯碼器的靈活性和兼容性，不僅僅止步于對碼長碼率的研究，也包括對多信道的研究. LDPC碼和Turbo碼的優(yōu)異性能使得許多通信標(biāo)準(zhǔn)選擇這兩種碼字作為信道編譯碼方案.不僅如此，在未來的通信系統(tǒng)中，雙模以及多模式的糾錯(cuò)譯碼器在不同通信網(wǎng)絡(luò)之間的信息交流將會(huì)起到重要的作用.

【參考文獻(xiàn)】

[1]SUN Songlin, KADOCH M, GONG Liang, et al. Integrating network function virtualization with SDR and SDN for 4G/5G networks[J]. IEEE Network,2015,29(3):54-59.

[2]METZNER J. Correction of two (or often more) vector symbol errors with the outer structure of a hamming single error correcting code[J]. IEEE Communications Letters,2014,18(12):2069-2072.

[3]CHEN Li, JOHNSTON M, TIAN Guiyun. Iterative Detection-Decoding of interleaved hermitian codes for high density storage devices[J]. IEEE Transactions on Communications,2014,62(10):3401-3409.

[4]韓新強(qiáng),金小萍,馮會(huì)真,等.差分協(xié)作系統(tǒng)中的軟輸入軟輸出多符號(hào)差分球形譯碼[J].中國計(jì)量學(xué)院學(xué)報(bào),2013,24(2):171-176.

HAN Xinqiang, JIN Xiaoping, FENG Huizhen, et al. Soft-input soft-output multiple-symbol differential sphere decoding for differential cooperative system[J]. Journal of China University Metrology,2013,24(2):171-176.

[5]WILDE M M, HSIEH M H, BABAR Z. Entanglement-Assisted quantum turbo codes[J]. IEEE Transactions on Information Theory,2014,60(2):1203-1222.

[6]WANG Yige, FOSSORIER M. Doubly Generalized LDPC Codes over the AWGN Channel[J]. IEEE Transactions on Communications,2009,57(5):1312-1319.

[7]高戰(zhàn)立,余桂英,唐瑋.FPGA圖像采集系統(tǒng)研究與設(shè)計(jì)[J]. 中國計(jì)量學(xué)院學(xué)報(bào),2014,25(1):75-79.

GAO Zhanli, YU Guiying, TANG Wei. Research and design of an image acquisition system based on FPGA[J]. Journal of china university metrology,2014,25(1):75-79.

[8]LIN Jun, SHA Jin, WANG Zhongfeng, et al. An efficient VLSI architecture for nonbinary LDPC decoders[J]. IEEE Transactions on Circuits and Systems II-Express Briefs,2010,57(1):51-55.

[9]SUN Yang, CAVALLARO J R. Unified decoder architecture for LDPC/turbo codes[C]//IEEE Workshop on Signal Processing Systems. Washington, IEEE,2008:13-18.

[10]SANI A H, COUSSY P, CHAVET C. A first step toward On-Chip memory mapping for parallel turbo and LDPC decoders: a polynomial time mapping algorithm[J]. IEEE Transactions on Signal Processing,2013,61(16):4127-4140.

[11]YOO I, KIM B, PARK I C. Tail-overlapped SISO decoding for high-throughput LTE-Advanced Turbo decoders[J]. IEEE Transactions on Circuits and Systems I: Regular Papers,2014,61(9):2711-2720.

[12]CONDO C, MARTINA M, MASERA G. VLSI implementation of a Multi-Mode turbo/LDPC decoder architecture[J]. IEEE Transactions on Circuits and Systems I-Regular Papers,2013,60(6):1441-1454.

[13]SUN Yang, CAVALLARO J R. A flexible LDPC/turbo decoder architecture[J]. Journal of Signal Processing Systems,2011,64(1):1-16.

[14]FREDERIK N, BRUNO B, SIEBERT B, et al. A unified instruction set programmable architecture for multi-standard advanced forward error correction[C]//IEEE Workshop on Signal Processing Systems. Washington, IEEE,2008:31-36.

[15]BROUNO B, ALEXANDRE G, VEERLE D, et al. A scalable 8.7-nJ/bit 75.6-Mb/s parallel concatenated convolutional (turbo-) codec[C]//In IEEE International Solid-state Circuit Conference (ISSCC). San Francisco: IEEE,2003:152-484.

[16]BRACK T, ALLES M, LEHNIGK-EMDEN T, et al. Low complexity LDPC code decoders for next Generation standards[C]// 2007 Design, Automation & Test in Europe Conference & Exhibition. Nice: IEEE,2007:331-336.

[17]AL-KHAYAT R, MURUGAPPA P, BAGHDADI A A. Area and throughput optimized ASIP for Multi-Standard turbo decoding[C]// 22nd IEEE International Symposium on Rapid System Prototyping (RSP). Karlsruhe: IEEE,2011:79-84.

[18]HUNG L C, SHIANG Y C. Multi-mode radix-4 SISO kernel design for Turbo/LDPC decoding[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems,2015,23(10):2256-2267.

[19]CARLO C, MAURIZIO M, GUIDO M. A network-on-chip-based turbo/LDPC decoder architecture[C]//Design, Automation & Test in Europe Conference & Exhibition (DATE). Dresden: IEEE,2012:1525-1530.

[20]GENTILEG, ROVINI M, FANUCCI L. A multi-standard flexible Turbo/LDPC decoder via ASIC design[C]//2010 6th International Symposium on Turbo Codes & Iterative Information Processing. Brest: IEEE,294-298.

[21]KUNZE S, MATUS E, FETTWEIS G, et al. Combining LDPC, Turbo and Viterbi decoders: benefits and costs[C]//IEEE Workshop on Signal Processing Systems (SiPS). Beirut: [s. n.],2011:216-221.

[22]WU Zhenzhi, LIU D. High-throughput trellis processor for multi-standard FEC decoding[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems,2015,23(12):2757-2767.

[23]GERARDIN S, BAGATIN M, PACCAGNELLA A, et al. Upsets in phase change memories due to High-LET heavy ions impinging at an angle[J]. IEEE Transactions on Nuclear Science,2014,61(6):3491-3496.

[24]KIM B J, YOO I, PARK I C. Low-complexity parallel QPP interleaver based on permutation patterns[J]. IEEE Transactions on Circuits and Systems II-Express Briefs,2013,60(3):162-166.

[25]RATHI V, ANDERSSON M, THOBABEN R A, et al. Performance analysis and design of two edge-type LDPC codes for the BEC wiretap channel[J]. IEEE Transactions on Information Theory,2013,59(2):1048-1064.

[26]CHILAPPAGARI S K, CHERTKOV M, VASIC B. An efficient instanton search algorithm for LP decoding of LDPC codes over the BSC[J]. IEEE Transactions on Information Theory,2011,57(7):4417-4426.

The advance overview on LDPC/Turbo dual-mode decoders

WANG Xiumin, HONG Fangfei, SHAN Liang, WANG Yi, CAO Weilin

(College of Information Engineering, China Jiliang University, Hangzhou 310018, China)

Abstract:Turbo code and Low-Density Parity-Check (LDPC) code can achieve excellent performance, which are close to the Shannon limit. They have strong ability of anti-fading and anti-interference. Therefore, it is especially suitable for applications in satellite communication, deep space communication, mobile communication, wireless access and other wireless communication systems. Currently the technology based on the LDPC/Turbo dual-mode decoder has not formed a relatively complete and mature theoretical system. A systematic summary of the relevant research work still lacks. Firstly we reviewed the development status of the LDPC/Turbo dual-mode decoder. Then we summarized the structure of the decoder and the implementation methods of SISO in detail. Meanwhile we analyzed their progress and characteristics. Finally we analyzed the existing problems in the research of the dual-mode decoder and tried to explore its development trends.

Key words:dual-mode decoder; system architecture; SISO

【文章編號(hào)】1004-1540(2016)01-0063-05

DOI:10.3969/j.issn.1004-1540.2016.01.012

【收稿日期】2015-12-28《中國計(jì)量學(xué)院學(xué)報(bào)》網(wǎng)址：zgjl.cbpt.cnki.net

【基金項(xiàng)目】國家自然科學(xué)基金資助項(xiàng)目(No.61379027)，國家自然科學(xué)青年基金資助項(xiàng)目(No.51404223)，浙江省自然科學(xué)青年基金資助項(xiàng)目(No.LQ14E060003).

【作者簡介】王秀敏(1963- )，女，遼寧省錦州市人，教授，主要研究方向?yàn)殡娮有畔⑴c通信類. E-mail：wxm6341@163.com

【中圖分類號(hào)】TN91

【文獻(xiàn)標(biāo)志碼】A