摘 要： 針對電源網(wǎng)絡(luò)分配系統(tǒng)存在的紋波過大問題，從電源完整性的角度提出一種基于目標(biāo)阻抗的電源網(wǎng)絡(luò)設(shè)計方法，為了獲得高質(zhì)量的采樣時鐘，設(shè)計了一種低抖動，零延時的高速時鐘合成方案；通過使用信號完整性仿真工具對ADC/DAC模擬信號輸入前端無源電路進行建模仿真，解決了電路阻抗不連續(xù)的問題，有效地降低了輸入信號的反射，提高了模擬信號傳輸?shù)馁|(zhì)量；根據(jù)某雷達項目的需求設(shè)計了雙通道高速數(shù)據(jù)采集播放系統(tǒng)，詳細(xì)論述了系統(tǒng)的硬件總體方案設(shè)計以及關(guān)鍵模塊的實現(xiàn)，并將上述研究成果成功應(yīng)用于系統(tǒng)硬件平臺的設(shè)計。

關(guān)鍵詞： 雷達； 高速傳輸； ADC； DAC； 信號完整性

中圖分類號： TN911.72?34 文獻標(biāo)識碼： A 文章編號： 1004?373X（2016）17?0093?05

0 引 言

隨著雷達系統(tǒng)的不斷發(fā)展，雷達系統(tǒng)對于ADC和DAC的工作頻率、無雜散動態(tài)范圍、信噪比等關(guān)鍵性指標(biāo)提出了較高的需求，并且對整個系統(tǒng)硬件平臺的穩(wěn)定性和可靠性的要求也不斷提高[1]。傳統(tǒng)的數(shù)據(jù)采集和發(fā)射單獨分開的收發(fā)系統(tǒng)顯然已不能滿足相控陣?yán)走_系統(tǒng)高速、高集成度、高帶寬的要求，迫切需要更加有效的高速AD/DA實現(xiàn)技術(shù)來滿足日益增長的帶寬、采樣率和處理能力的要求[2]。雷達系統(tǒng)的數(shù)字化是當(dāng)前雷達領(lǐng)域研究的熱點，而實現(xiàn)系統(tǒng)數(shù)字化的主要難點在于高速采集播放系統(tǒng)硬件平臺的研制，隨著雷達系統(tǒng)的不斷發(fā)展，對硬件系統(tǒng)的集成度和處理能力提出了更高的要求[3]。在此情況下，本文主要研究如何設(shè)計和實現(xiàn)一個穩(wěn)定、可靠的高速數(shù)據(jù)采集播放系統(tǒng)硬件平臺，該項研究具有良好的應(yīng)用背景和實用價值。

2 系統(tǒng)硬件平臺的設(shè)計與應(yīng)用

2.1 高速采集播放模塊設(shè)計

根據(jù)模擬輸入信號的特征和任務(wù)書的指標(biāo)要求，本設(shè)計中首先將模擬輸入信號通過IT網(wǎng)絡(luò)（根據(jù)實際情況決定是否使用）進行衰減，另外，由于輸入信號為單端直流耦合信號，因此需要將衰減后的信號通過Balun（變壓器）進行單端到差分的變換，同時完成阻抗變換[6]。

在實際設(shè)計中，ADC的兩個通道單獨使用，芯片模擬輸入為抗噪聲性能良好的差分輸入，而模擬信號從同軸電纜接插件中輸入時為單端信號。因此，模擬信號輸入端和ADC芯片之間必須添加電路，確保能夠?qū)味诵盘栟D(zhuǎn)換為差分信號并且滿足阻抗匹配要求。在設(shè)計中，模擬信號的最大輸入帶寬為3 GHz，據(jù)此選擇型號為TC1?1?13M+的Balun，其阻抗變換比為1。另外，在個別的應(yīng)用中，為了適應(yīng)大幅值模擬信號的輸入，在Balun輸入前端設(shè)計了π型衰減網(wǎng)絡(luò)?？筛鶕?jù)所需的衰減倍數(shù)調(diào)整衰減網(wǎng)絡(luò)的電阻阻值。

ADC采用NS公司的單片雙通道最大采樣率為1.5 GSPS的高性能ADC，單通道支持3.0 GSPS交織采樣，其有效帶寬為3.1 GHz，其帶內(nèi)ENOB能達到7.5 b。ADC10D1500有兩種控制模式：即管腳控制模式和程序控制模式，管腳控制模式主要是通過芯片管腳的高低來控制ADC芯片的工作模式；而程序控制模式則是通過SPI接口控制ADC的寄存器實現(xiàn)ADC芯片工作模式的控制[7]，并且程序控制模式會提供更多豐富靈活的配置模式。設(shè)計時，使用LVDS差分電平形式進行ADC和FPGA互聯(lián)。

2.2 DAC電路設(shè)計

DAC電路主要完成模擬回波數(shù)據(jù)的播放，本設(shè)計采用交流耦合的方式，將電流信號轉(zhuǎn)換為電壓信號并通過Balun（變壓器）進行差分到單端的變換，同時完成阻抗變換。DAC工作時鐘為1.8 GHz，輸出頻帶DAC模擬輸出的第二Nyquist區(qū)，故設(shè)計中采用單級balun輸出結(jié)構(gòu)，如圖7所示?？拷麯AC端通過兩個88.6 Ω電阻使得DAC的輸出電阻為差分50 Ω，選用的1[∶]1 balun信號為TC1?1?13M+。它們的技術(shù)指標(biāo)可以參考ADC前端電路設(shè)計中的balun表格。

本平臺支持2通道數(shù)據(jù)播放，支持14 b分辨率，單通道最高播放速度為1.8 GSPS。DAC采用ADI的超高速DAC轉(zhuǎn)換器AD9739，該器件播放速率最高支持2.5 GSPS，在第一Nyquist區(qū)的SFDR優(yōu)于55 dB，第二Nyquist區(qū)的SFDR優(yōu)于42 dB。

圖7為AD9739的內(nèi)部功能框圖。從圖7中可以看出，AD9739的同步器有兩個LVDS接收器和兩個LVDS發(fā)送器。一個接收器是接收數(shù)據(jù)時鐘信號和同步信號，另外一個接收器用來接收兩路數(shù)據(jù)流。兩個發(fā)送器分別發(fā)送同步信號和數(shù)據(jù)時鐘，用來同步數(shù)據(jù)。

2.3 系統(tǒng)硬件平臺的應(yīng)用

該雙通道采集播放系統(tǒng)硬件平臺用于某仿真雷達回波模擬系統(tǒng)中，該仿真雷達系統(tǒng)放置于仿真暗室中，用于對干擾機設(shè)備進行對抗測試。其中，仿真雷達系統(tǒng)、干擾機、轉(zhuǎn)臺、輻射網(wǎng)路、接收網(wǎng)絡(luò)及其他設(shè)備通過網(wǎng)絡(luò)和定時同步總線連接到綜合任務(wù)顯控系統(tǒng)，并受任務(wù)綜合顯控系統(tǒng)控制工作。在任務(wù)綜合顯控系統(tǒng)的控制下，產(chǎn)生雷達信號，通過輻射網(wǎng)絡(luò)（暗室設(shè)備）送到對應(yīng)的喇叭進行輻射，同時，通過接收喇叭口及接收網(wǎng)絡(luò)（暗室設(shè)備）接收干擾機的干擾信號，形成雷達與干擾的對抗態(tài)勢。仿真雷達系統(tǒng)架構(gòu)圖如圖8所示。

仿真雷達系統(tǒng)由顯控計算機、威脅信號產(chǎn)生器、回波模擬器、回波合成分機、雷達信息處理器等組成[8]。為了實現(xiàn)射頻信號收發(fā)，射頻信號通過收發(fā)喇叭或利用輻射陣列進行信號的收發(fā)輻射。其中，回波模擬分機主要由信號功分單元、采集播放單元、交換單元、主控單元和接口單元等組成。

3 系統(tǒng)硬件平臺性能測試

本平臺使用的ADC芯片為ADI公司的ADC10D1500，采樣頻率參考時鐘為1.44 GHz，直接時鐘為1.2 GHz，采用交織采樣模式（或非交織采樣），對ADC的性能指標(biāo)進行測試，測試條件為：

時鐘信號源：RSSMA100A；測試中使用頻率：20 MHz和1 200 MHz，幅值為10 dBm；被采信號源：Agilent E4421B；測試中使用頻率：手冊標(biāo)稱頻點，幅值為10 dBm；輔助條件：濾波器。

測試結(jié)果如表4所示。

本平臺時鐘主要包括AD9520時鐘電路、AD9571時鐘電路、CDCLVD1204時鐘電路和板上晶振時鐘源，測試時應(yīng)主要關(guān)注時鐘信號的完整性、非單調(diào)性及ADC、DAC采樣時鐘的Jitter等指標(biāo)。測試中采用單端示波器測試電路中的單端低速時鐘信號，差分示波器測試電路中的差分時鐘信號，信號分析儀測試ADC采樣時鐘的Jitter等指標(biāo)。其中單端時鐘測試由于第三方條件限制，單端時鐘只能進行頻率和波形測試，測試結(jié)果如表5所示。

差分時鐘測試主要測量時鐘的頻率和Jitter，本板卡的測試結(jié)果如表6所示。

對板內(nèi)的所有電源進行測量，包括電壓值，紋波等，并在下表中記錄測量結(jié)果。電源紋波用示波器進行測量，示波器帶寬分別設(shè)置為20 MHz和全帶寬，測量兩種情況下電源的最大紋波值。本板卡使用了LDO和DC?DC兩種電源，據(jù)電源手冊可知，LDO電源的紋波在μV量級，通常不會對板卡性能造成影響；DC/DC電源的紋波在mV量級，是電源紋波測試的重點，本板卡電源紋波的測試結(jié)果如表7所示。

4 結(jié) 論

本文針對雷達系統(tǒng)高速數(shù)據(jù)采集播放的要求，深入地研究如何解決高速數(shù)據(jù)采集播放系統(tǒng)硬件平臺的關(guān)鍵技術(shù)難點問題，從而設(shè)計和實現(xiàn)了一個性能優(yōu)越，穩(wěn)定性好，可靠性高的高速數(shù)據(jù)采集播放系統(tǒng)硬件平臺。從信號完整性的層面上對電源分配網(wǎng)絡(luò)設(shè)計、時鐘網(wǎng)絡(luò)性能、模擬前端電路阻抗連續(xù)性以及多通道相位一致性等關(guān)鍵性設(shè)計難點問題進行建模仿真，并給出詳細(xì)設(shè)計方案。同時，按照項目需求，以上述方案為基礎(chǔ)設(shè)計了一個高速雙通道采集播放系統(tǒng)，并對系統(tǒng)的性能指標(biāo)進行測試和分析，最后根據(jù)某雷達項目的需求設(shè)計了高速雙通道采集播放系統(tǒng)，并將上述研究成果成功地應(yīng)用于系統(tǒng)硬件平臺的設(shè)計。詳細(xì)論述了系統(tǒng)的硬件總體方案設(shè)計以及各個關(guān)鍵模塊的實現(xiàn)，并對系統(tǒng)的各項關(guān)鍵指標(biāo)進行測試和分析。上述成果在實際應(yīng)用中得到了驗證，取得了良好的效果。

參考文獻

[1] 張木水，李玉山.信號完整性分析與設(shè)計[M].北京：電子工業(yè)出版社，2010.

[2] 韓國榮，吳長瑞，張新勝.FPGA在高速實時信號采集系統(tǒng)中的應(yīng)用[J].現(xiàn)代電子技術(shù)，2012，35（5）：60?75.

[3] KESTER W. Analog?digital conversion [M]. USA： Analog Devices Inc.， 2004.

[4] 佚名.ADC/DAC應(yīng)用設(shè)計寶典[EB/OL].[2011?12?18].www.sohu.comanalog.eetchina.com，2011.

[5] 尚朝軒，毛二可，胡文華.基于多源信息融合的雷達裝備故障診斷決策研究[J].計算機測量與控制，2012（2）：344?346.

[6] 王勝喜.雷達信號分析軟件設(shè)計與實現(xiàn)[D].西安：西安電子科技大學(xué)，2013.

[7] 高圓.基于仿真試驗的網(wǎng)絡(luò)化雷達抗干擾技術(shù)研究[D].成都：電子科技大學(xué)，2013.

[8] 曹亞良，張福洪.TMS320C6455的DDR2電路的信號完整性設(shè)計[J].杭州電子科技大學(xué)學(xué)報，2012（5）：163?166.