摘 要： 提出了一種以FPGA為主控芯片、基于DDS技術(shù)的多信號合成設(shè)計方案，并用硬件實現(xiàn)了該系統(tǒng)。系統(tǒng)主要實現(xiàn)兩個功能：首先，實現(xiàn)了輸出8路頻率、相位和幅度可調(diào)的正弦波信號；其次，將8路正弦波信號疊加后輸出，完成了多路信號合成的硬件實現(xiàn)。硬件系統(tǒng)由數(shù)字邏輯部分和模擬電路兩部分組成；數(shù)字邏輯部分在Quartus Ⅱ 8.1上設(shè)計，并通過Active Serial Programming下載到FPGA的配置芯片EPCS4中，邏輯功能都在FPGA芯片內(nèi)部完成；該部分控制液晶顯示器和鍵盤，實現(xiàn)對正弦波信號的調(diào)制輸出；模擬電路部分在Altium Designer Summer 09上設(shè)計，應(yīng)用PCB工藝制作成電路板。模擬電路部分連接數(shù)字邏輯部分的輸出，完成調(diào)制信號的濾波和信號合成。

關(guān)鍵詞： 信號合成； 數(shù)字邏輯； RLC濾波器； DDS技術(shù)

中圖分類號： TN79+1?34； TM935 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2016）17?0089?04

0 引 言

信號是信息分析中的重要組成部分，信號與系統(tǒng)密不可分，信號用來測試和驗證系統(tǒng)的性能和參數(shù)，系統(tǒng)用來對信號進(jìn)行分析和處理。信號源的主要作用是用在系統(tǒng)開發(fā)測試中，普通的信號源，包括函數(shù)信號發(fā)生器、掃頻信號發(fā)生器等都不能模擬數(shù)字信道中的信號[1?2]。為得到數(shù)字系統(tǒng)中的信號，必須采用多信號合成，將數(shù)字系統(tǒng)中信號的各個有效分量按原有的相位疊加，模擬數(shù)字信道中的信號。本系統(tǒng)設(shè)計的多信號合成完成的功能是產(chǎn)生具有離散頻率分量的信號，這些信號按要求的相位合成，輸出的信號用來模擬大部分任意信號。

1 多信號合成方案的選擇

本系統(tǒng)實現(xiàn)對信號的合成，對信號的精度要求較高，選DDS信號源比較合適[3?4]。信號源中采用DDS技術(shù)在當(dāng)前的測試測量行業(yè)已經(jīng)逐漸成為一種主流的做法[5]；其次，系統(tǒng)的輸出頻率范圍要求在1～2 000 Hz內(nèi)連續(xù)可調(diào)，調(diào)節(jié)精度為1 Hz，頻帶范圍較寬，模擬信號源體積較大，DDS信號源更合適。選擇DDS的另一個目的是為了簡化片外電路的復(fù)雜性，這樣便于小型化[6]。雖然DDS成本較高，但隨著集成電子技術(shù)的發(fā)展，集成電路的成本越來越低。本系統(tǒng)采用FPGA完成數(shù)字信號處理部分，完全能夠完成DDS芯片的邏輯運算。系統(tǒng)使用的是Altera公司的Cyclone II系列的FPGA芯片EP2C8T144C8N。

與普通DDS相比，圖3電路沒有動態(tài)計算除法，因此不會產(chǎn)生相對頻率誤差。其頻率精度可以通過計數(shù)器計數(shù)范圍和ROM表函數(shù)值個數(shù)來調(diào)節(jié)，在計數(shù)器和ROM地址調(diào)節(jié)器之間加一級加法器還可以調(diào)節(jié)輸出正弦函數(shù)信號的相位。然后將8個通道的頻率控制字、相位控制字和幅度控制字通過復(fù)用器復(fù)用，計數(shù)器計數(shù)值和輸出的函數(shù)值經(jīng)過解復(fù)用器解復(fù)用，并用輸出緩存器分別緩存到對應(yīng)通道，這樣就實現(xiàn)了8通道正弦函數(shù)DDS。8個通道共用同一個DDS核心，既實現(xiàn)了同步，消除了相對頻率誤差，又節(jié)約了器件資源，簡化了系統(tǒng)的邏輯關(guān)系。

DDS輸出的是數(shù)字信號，最終要將它轉(zhuǎn)換為模擬信號，數(shù)模轉(zhuǎn)換方式的選擇也是一個關(guān)鍵。常見的數(shù)模轉(zhuǎn)換有脈幅調(diào)制和脈寬調(diào)制。為充分利用片內(nèi)資源，簡化片外電路復(fù)雜性，本系統(tǒng)采用PWM，因為PWM調(diào)制部分是數(shù)字電路。調(diào)制系統(tǒng)選擇了PWM必須要考慮時鐘問題，EP2C8T144C8N的最高工作頻率可以達(dá)到200 MHz以上，但本系統(tǒng)邏輯結(jié)構(gòu)較復(fù)雜，最終測試結(jié)果表明，只有在100 MHz以下系統(tǒng)才能穩(wěn)定工作。選擇90 MHz的工作頻率，調(diào)制精度為[11 000，]那么DDS時鐘信號頻率，即載波頻率為90 kHz。而基波頻率為1～2 kHz可調(diào)，載波只是基波的45倍，最高相位精度為8°，載波幅度最大衰減約為66 dB。為了保證調(diào)制后的濾波效果和相位精度，必須提高載波頻率。受芯片條件的限制，時鐘頻率不可能再提高，只能將DDS地址計數(shù)器采用雙邊沿觸發(fā)式計數(shù)器，它將載波頻率等效為180 MHz，將相位精度提高2倍，將載波幅度衰減提高4倍。雙邊沿觸發(fā)式計時器與普通計數(shù)器不同之處在于，它是在時鐘信號的上升沿和下降沿都做一次計數(shù)，它類似于DDR（Double Data Rate）技術(shù)。

3 外圍硬件電路設(shè)計

3.1 設(shè)計思路

外圍電路主要由兩部分組成，即濾波器和模擬加法器，整個電路的所有元器件都做在一塊印刷電路板（PCB）上。PCB上的電路有六個模塊：鍵盤、LCD1602液晶顯示器、FPGA最小系統(tǒng)板、緩沖器74LS1244、RLC濾波器和模擬加法器。FPGA內(nèi)部的邏輯運算產(chǎn)生PWM波并輸出給RLC濾波器，濾波后的正弦信號傳輸給模擬加法器。從FPGA芯片出來的信號先經(jīng)過一個緩沖器74LS244做電流放大，再將信號輸出給濾波器，這樣可以保護(hù)FPGA芯片。從濾波器輸出的信號就是要得到的8路正弦信號，一方面將它們從接口輸出，另一方面將它們輸入到加法器的8個輸入端，加法運算的結(jié)果信號也通過接口輸出。如圖4所示。

3.2 需要解決的難題

本系統(tǒng)采用PWM，載波頻率是基波頻率的90倍，這樣設(shè)計的目的就是為了簡化FPGA片外電路的復(fù)雜性，但是簡化電路同時也是以犧牲難度為代價。濾波電路部分采用RLC濾波的目的是為了改善濾波效果，但實際驗證發(fā)現(xiàn)該電路存在阻抗匹配問題。

從理論上分析，從74LS244輸出的信號是方波脈沖信號，但實驗結(jié)果顯示74LS244輸出的是失真的脈沖信號。如圖5所示。

由圖5可知，波形最大峰峰值達(dá)到12.6 V，初步分析是諧振的結(jié)果。分析PWM波的頻譜，基頻選擇2 000 Hz，載頻選擇180 kHz，該選擇在系統(tǒng)的調(diào)節(jié)范圍內(nèi)。如圖6所示。橫坐標(biāo)是各頻率分量與基頻頻率之比，縱坐標(biāo)是各頻率分量幅度值與基頻幅度值之比。

由圖6的頻譜可知，PWM波含有基波分量、載頻分量、以及載頻分量與基波分量的和、差分量，在16 kHz頻率附近沒有分量，因此，上述的濾波電路不可能是頻率諧振引起的失真。

導(dǎo)致濾波輸出的正弦波失真原因只能是阻抗不匹配，特別是幅度大的時候，在感性和容性共存的電路中很容易出現(xiàn)。對于180 kHz的載波信號，電感的阻抗的絕對值遠(yuǎn)大于電容的阻抗的絕對值，所以電感儲能大于電容儲能，電路呈感性。而74LS244的驅(qū)動能力較強，輸出從低電平到高電平時，電容充電完畢，而電感還沒達(dá)到飽和狀態(tài)，所以在74LS244輸出從低電平轉(zhuǎn)換為高電平時，電感產(chǎn)生的自感電動勢繼續(xù)給電容充電，結(jié)果就是示波器上觀察到的高電平左端有一電壓很高的尖峰。輸出從高電平到低電平時，電容存儲的能量少，電感儲存的能量多，電容放電完畢時，電感的自感電動勢給電容反向充電，所以在示波器上觀察到的74LS244輸出端低電平左端有一向下的尖峰。但是在示波器上觀察到的波形高電平尖峰高而低電平尖峰要小得多，其原因在于74LS244的輸出拉電流能力小于灌電流能力，并且低電平時是電容供電，所以74LS244輸出低電平時尖峰比74LS244輸出高電平時要矮得多。

針對上述出現(xiàn)的阻抗不匹配現(xiàn)象，解決方法有多種。其中之一是在電感之前串聯(lián)一個適當(dāng)?shù)碾娮?，以此減小回路電流，減少電容電感中儲存的能量。同時，可以很好地減小電壓尖峰，但是濾波輸出的基頻信號會產(chǎn)生較大的附加相移，串聯(lián)的電阻太小效果不明顯，太大附加相移大。本系統(tǒng)在電感上串聯(lián)560 Ω電阻后，74LS244輸出電壓波形如圖7所示。

3.3 印刷電路板設(shè)計

印刷電路板的設(shè)計過程包括七個步驟：計算機設(shè)計、轉(zhuǎn)印紙打印、熱轉(zhuǎn)印、腐蝕、鉆孔、剪切修磨、焊接。首先，在計算機上用Altium Designer設(shè)計，完成PCB原件擺放和布線。PCB設(shè)計完成后，用專用的轉(zhuǎn)印紙打印。然后，將打印有PCB電路的轉(zhuǎn)印紙蓋在完好的附有銅皮的原板上，送到熱轉(zhuǎn)印機里將轉(zhuǎn)印紙上的電路轉(zhuǎn)印到板子上。在轉(zhuǎn)印之前用砂紙將原板銅皮表面的氧化層和油污層打磨掉，這樣熱轉(zhuǎn)印的效果較好，否則熱轉(zhuǎn)印時會出現(xiàn)電路斷線或錯位的現(xiàn)象。熱轉(zhuǎn)印完成后，用腐蝕液進(jìn)行腐蝕，被打印墨粉覆蓋了的銅皮會保留在板子上，而露在外面的銅皮則會被腐蝕液腐蝕掉。將腐蝕完的PCB上的焊盤打孔。最后，將所有的元器件焊接在做好的PCB上，整個PCB制作就完成了。

4 系統(tǒng)實現(xiàn)

本系統(tǒng)以Altera公司的Cyclone II系列產(chǎn)品EP2C8T144C8N為核心，完成8路正弦信號的發(fā)生和疊加，如圖8所示。

5 結(jié) 語

由于目前高頻DDS信號發(fā)生器的成本比較高，所以多信號合成在高頻領(lǐng)域的應(yīng)用難度較大，隨著集成電路技術(shù)的發(fā)展，DDS信號發(fā)生器會逐漸廣泛使用。本文設(shè)計的多信號發(fā)生器有8路通道，可以增加多信號發(fā)生器的輸出通道，優(yōu)化合成信號的波形。本系統(tǒng)采用脈寬調(diào)制，降低了輸出正弦信號的頻率，這樣做的目的是為了簡化片外電路，但犧牲了輸出信號的最高頻率。后期考慮將多個數(shù)模轉(zhuǎn)換集成到一塊芯片中，將本系統(tǒng)中的脈寬調(diào)制換成脈幅調(diào)制，提高輸出信號的頻率。另外集成電路的工作頻率有限，可以采用多通道多工方式，多個通道交替輸出同一通道時間上連續(xù)的幅度值，進(jìn)一步提高輸出信號頻率。

參考文獻(xiàn)

[1] 楊宇祥，呂林濤，樂靜，等.基于Walsh函數(shù)的多頻率同步信號合成方法[J].儀器儀表學(xué)報，2011，23（7）：1540?1545.

[2] 苗圃，張海濤，龐永星.基于DDS的低通濾波器設(shè)計與仿真[J].電子技術(shù)應(yīng)用，2010（5）：52?56.

[3] 鄧岳平，肖鐵軍.基于FPGA的并行DDS信號發(fā)生器的設(shè)計與實現(xiàn)[J].計算機工程與設(shè)計，2011，32（7）：2319?2323.

[4] 李康順，呂小巧，張文生，等.基于改進(jìn)DDS技術(shù)的FPGA數(shù)字調(diào)制器研究與實現(xiàn)[J].壓電與聲光，2009，31（6）：852?855.

[5] 齊彩利，宋鵬，齊建中.基于FPGA的多路信號源設(shè)計與實現(xiàn)[J].無線電工程，2010，40（4）：19?21.

[6] Analog Devices Inc. AD9854： COMS 300 MSPS quadrature complete DDS [R]. US： Analog Devices Inc.， 2008.