向海生,王　冰

(中國(guó)電子科技集團(tuán)公司第三十八研究所,合肥 230088)

?

超寬帶單比特?cái)?shù)字接收機(jī)

向海生,王冰

(中國(guó)電子科技集團(tuán)公司第三十八研究所,合肥 230088)

摘要：?jiǎn)伪忍財(cái)?shù)字接收機(jī)是解決信號(hào)處理帶寬和處理速度之間矛盾的一種折衷技術(shù)。主要介紹一個(gè)基于單比特ADC和FPGA的超寬帶單比特?cái)?shù)字接收機(jī),描述了接收機(jī)的硬件設(shè)計(jì)、關(guān)鍵信號(hào)仿真和固件設(shè)計(jì)。測(cè)試結(jié)果表明,該接收機(jī)能適應(yīng)2～6 GHz頻段內(nèi)的瞬時(shí)測(cè)頻功能,最大采樣率為12 Gsps,瞬時(shí)帶寬可達(dá)4 GHz。在電子戰(zhàn)及寬帶無線通信領(lǐng)域有很高的應(yīng)用價(jià)值。

關(guān)鍵詞:數(shù)字接收機(jī);單比特;超寬帶;瞬時(shí)測(cè)頻

0引言

IFM(Instantaneous Frequency Measurement)接收機(jī)是現(xiàn)代電子戰(zhàn)系統(tǒng)的重要組成部分[1],有著瞬時(shí)帶寬大、靈敏度高、體積小等優(yōu)點(diǎn),但缺乏處理同時(shí)到達(dá)信號(hào)的能力。在高信號(hào)密度的環(huán)境下,該接收機(jī)難以滿足作戰(zhàn)使用的需要。

單比特?cái)?shù)字接收機(jī)是一種特殊的寬帶接收機(jī),采用1位量化,易于實(shí)現(xiàn)超高速采樣,并且能夠?qū)崿F(xiàn)實(shí)時(shí)信號(hào)處理。它應(yīng)用于瞬時(shí)測(cè)頻,能達(dá)到與IFM接收機(jī)同等數(shù)量級(jí)的帶寬、靈敏度,具備處理同時(shí)到達(dá)的多信號(hào)的能力,并有著更強(qiáng)的使用靈活性和功能擴(kuò)展性[2]。另外,單比特?cái)?shù)字接收機(jī)可以作為超外差接收機(jī)的引導(dǎo)接收機(jī),能夠?qū)崟r(shí)高靈敏度地判斷信號(hào)存在與否及頻率粗測(cè),引導(dǎo)超外差接收機(jī)快速跟瞄信號(hào)頻率而提升截獲概率[3]。單比特?cái)?shù)字接收機(jī)在超寬帶通信系統(tǒng)中也有廣泛應(yīng)用[4-5]。

本文描述的單比特?cái)?shù)字接收機(jī)是在某寬帶技術(shù)驗(yàn)證系統(tǒng)中開發(fā)的,能夠?qū)崿F(xiàn)2～6GHz信號(hào)的瞬時(shí)測(cè)頻。通過1片單比特ADC達(dá)到12Gsps的采樣率,射頻信號(hào)經(jīng)采樣量化并在FPGA中完成快速測(cè)頻,頻率字可通過光纖傳輸。

1單比特?cái)?shù)字接收機(jī)原理

1.1單比特?cái)?shù)字接收機(jī)組成

單比特?cái)?shù)字接收機(jī)的基本組成見圖1,包括單比特ADC、多路選擇器、FFT(Fast Fourier Transform)和頻率編碼等4個(gè)部分。由單比特ADC完成射頻信號(hào)的采樣及量化,多路選擇器(demultiplexer,DEMUX)實(shí)現(xiàn)高速數(shù)據(jù)流的串并轉(zhuǎn)換,在FPGA中進(jìn)行快速并行的FFT運(yùn)算,并給出頻率編碼信息。

圖1　單比特?cái)?shù)字接收機(jī)組成

1.2單比特?cái)?shù)字接收機(jī)測(cè)頻算法

單比特測(cè)頻算法的初衷是通過消除FFT運(yùn)算過程中的乘法運(yùn)算來減小FFT的復(fù)雜性[6],進(jìn)而大大減少運(yùn)算需要消耗的資源,簡(jiǎn)化硬件設(shè)計(jì)。由離散傅里葉變換(Discrete Fourier Transform,DFT)的基本概念可知,對(duì)于輸入信號(hào)x(n),其N點(diǎn)DFT為

(1)

對(duì)式(1)進(jìn)行分析,消除運(yùn)算過程中的乘法,有兩種方法。一種方法是使用1位的ADC。1位的ADC產(chǎn)生的輸出只有0和1兩種情況,即DFT的輸入數(shù)據(jù)只有0和1兩種情況,因而DFT運(yùn)算無需乘法運(yùn)算。另一種是把核函數(shù)的量化位數(shù)減到1,用1位表示實(shí)部,1位表示虛部,核函數(shù)簡(jiǎn)化為1,-1,j和-j,則DFT運(yùn)算同樣無需乘法運(yùn)算。

單比特測(cè)頻算法采用基2時(shí)間抽取FFT實(shí)現(xiàn),結(jié)合并行流水線處理技術(shù),每個(gè)基本的蝶形算子輸出不需要存儲(chǔ),直接流向下一級(jí)蝶形運(yùn)算。整個(gè)算法不會(huì)產(chǎn)生數(shù)據(jù)堆積,N點(diǎn)并行FFT運(yùn)算時(shí)間共需要1+log2N個(gè)時(shí)鐘周期。

2接收機(jī)架構(gòu)設(shè)計(jì)

2.1硬件設(shè)計(jì)

接收機(jī)硬件采用FPGA夾層卡(FPGAMezzanineCard,FMC)架構(gòu),參考FMC標(biāo)準(zhǔn)[7],自定義了時(shí)鐘、數(shù)據(jù)及電源等信號(hào)。FPGA夾層卡的特點(diǎn)是I/O接口與FPGA分離,簡(jiǎn)化了I/O接口模塊設(shè)計(jì),最大化載卡的重復(fù)使用率,能有效縮短開發(fā)周期、降低開發(fā)成本。

接收機(jī)硬件的原理框圖如圖2所示,包括FMC母板和FMC子板,虛線框部分為子板,其余部分為母板。母板設(shè)計(jì)為通用型平臺(tái),實(shí)現(xiàn)子板電源供應(yīng)、控制接口、時(shí)鐘管理、數(shù)字預(yù)處理、數(shù)據(jù)緩存和傳輸?shù)裙δ堋Ｄ赴逵布С朱`活的時(shí)鐘配置管理,時(shí)鐘合成模塊提供GTX參考時(shí)鐘,保證信號(hào)采樣、FPGA實(shí)時(shí)處理及傳輸流程的時(shí)鐘全相參。

圖2　接收機(jī)硬件框圖

文中的應(yīng)用是1個(gè)FMC母板掛載2個(gè)FMC子板,2個(gè)單比特ADC子板完成2路射頻輸入信號(hào)的數(shù)字化,輸出數(shù)據(jù)經(jīng)FMC連接器傳輸至母板的FPGA。

2.2元器件選型

單比特?cái)?shù)字接收機(jī)的核心元器件是單比特ADC和FPGA,選型的首要因素是滿足接收機(jī)的指標(biāo)要求,其次考慮器件的可獲得性及成本等因素。

對(duì)2～6GHz的射頻輸入信號(hào)直接采樣量化,要求單比特ADC的模擬帶寬大于6GHz、采樣率大于等于12Gsps。經(jīng)過調(diào)研,單比特ADC選擇Inphi公司的1385DX[8],其最大采樣率為12.5Gsps,射頻前端的帶寬能達(dá)到14GHz,滿足設(shè)計(jì)需求。1385DX模擬輸入的S11參數(shù)見圖3,在10GHz以內(nèi),S11<-10dB,便于匹配電路設(shè)計(jì)。

1385DX內(nèi)部集成1個(gè)1:8多路選擇器,當(dāng)采樣率為12Gsps時(shí),輸出的數(shù)據(jù)率為1.5Gbps,輸出數(shù)據(jù)的接口電平為L(zhǎng)VDS,要求FPGA的LVDS接口能達(dá)到1.5Gbps以上的傳輸速率。因此,FPGA芯片選擇Xilinx公司的V7系列產(chǎn)品[9],速度等級(jí)為3。

圖3　1385DX輸入S11參數(shù)

3接收機(jī)實(shí)現(xiàn)

3.1信號(hào)完整性

信號(hào)完整性設(shè)計(jì)是高頻高速電路設(shè)計(jì)的焦點(diǎn),研究信號(hào)在傳輸過程中的電氣特性參數(shù)變化,用于衡量互連路徑是否具備正確傳輸信號(hào)的能力,對(duì)硬件設(shè)計(jì)的成敗至關(guān)重要。因此,在設(shè)計(jì)過程中需要對(duì)高頻高速信號(hào)傳輸路徑進(jìn)行仿真分析。

本設(shè)計(jì)中的射頻輸入和采樣時(shí)鐘都屬于高頻信號(hào)范疇,在傳輸過程中主要關(guān)注兩個(gè)核心問題:(1)傳輸路徑上的反射是否引起信號(hào)波形嚴(yán)重失真;(2)發(fā)送端輸出信號(hào)功率經(jīng)過傳輸路徑損耗后是否滿足接收端的電平閾值。使用S參數(shù)能夠幫助分析上述兩個(gè)問題。S11參數(shù)反映信號(hào)傳輸路徑的阻抗連續(xù)性,進(jìn)而分析傳輸過程中的反射,直觀反映信號(hào)傳輸損耗。

FMC子板的PCB版圖設(shè)計(jì)完成后,將射頻輸入和采樣時(shí)鐘傳輸路徑的數(shù)據(jù)導(dǎo)入ADS仿真工具中,進(jìn)行S11和S21參數(shù)計(jì)算,評(píng)估傳輸路徑對(duì)信號(hào)完整性的影響并優(yōu)化設(shè)計(jì)。優(yōu)化后,射頻輸入和采樣時(shí)鐘傳輸路徑的S11和S21的仿真結(jié)果見圖4和圖5。從圖中可以看出,在小于12GHz的頻率范圍內(nèi),S11均小于-10dB,S21均小于1dB,滿足使用要求。

圖4　射頻輸入路徑的S11和S21仿真結(jié)果

圖5　采樣時(shí)鐘路徑的S11和S21仿真結(jié)果

3.2單比特ADC子板實(shí)物

按照前文所述,最終實(shí)現(xiàn)的單比特ADC子板實(shí)物見圖6。單比特ADC采用差分輸入、差分輸出,電源由母板通過FMC連接器提供,經(jīng)過板級(jí)濾波后使用。

3.3固件設(shè)計(jì)

FPGA固件的主要功能包括:(1)對(duì)輸入的采樣數(shù)據(jù)作串并轉(zhuǎn)換,使得信號(hào)速率與FPGA片內(nèi)的工作時(shí)鐘相匹配;(2)實(shí)現(xiàn)快速并行FFT運(yùn)算,對(duì)輸入數(shù)據(jù)進(jìn)行測(cè)頻并輸出頻率字。FPGA內(nèi)部的信號(hào)處理流程框圖見圖7。

圖6單比特ADC子板實(shí)物

圖7　FPGA信號(hào)處理流程

單比特ADC輸出8路1.5Gbps的數(shù)據(jù)流到FPGA,FPGA內(nèi)部工作的主時(shí)鐘頻率為375MHz,因此,需要對(duì)輸入數(shù)據(jù)做1:4串并轉(zhuǎn)換,并將展寬后的數(shù)據(jù)重排為正常采樣順序,用于后續(xù)實(shí)時(shí)測(cè)頻運(yùn)算。為了進(jìn)行全并行流水線操作,FFT運(yùn)算采用逐幀計(jì)算的方式。設(shè)計(jì)中每幀數(shù)據(jù)長(zhǎng)度為512,采用基2時(shí)間抽取法實(shí)現(xiàn)并行FFT運(yùn)算,1幀數(shù)據(jù)的FFT運(yùn)算時(shí)間為10個(gè)時(shí)鐘周期,時(shí)鐘頻率為375MHz,則并行FFT運(yùn)算的響應(yīng)時(shí)間約為27ns,能夠保證測(cè)頻的實(shí)時(shí)性。為了提高對(duì)窄脈沖信號(hào)的檢測(cè)能力,并兼顧并行處理的運(yùn)算量,每個(gè)單比特ADC通道采用2個(gè)FFT核同時(shí)運(yùn)算,幀與幀之間有256點(diǎn)的數(shù)據(jù)重疊。

4測(cè)試結(jié)果

本接收機(jī)的測(cè)試內(nèi)容包括接收機(jī)硬件的信號(hào)波形測(cè)試和對(duì)點(diǎn)頻信號(hào)的頻譜測(cè)試。

使用高速采樣示波器(LeCroy公司的SDA845Zi-A)對(duì)采樣時(shí)鐘信號(hào)進(jìn)行時(shí)域測(cè)量,結(jié)果見圖8。圖中,第一行為差分信號(hào)的波形,第二行和第三行分別為差分信號(hào)負(fù)端和正端的波形。

圖8　采樣時(shí)鐘信號(hào)的波形

從硬件信號(hào)的時(shí)域波形看,占空比約為65%,但時(shí)鐘信號(hào)的過沖較小,上升沿和下降沿單調(diào)變化。ADC采樣輸出的信噪比主要取決于時(shí)鐘信號(hào)沿的抖動(dòng)和輸入信號(hào)頻率,本設(shè)計(jì)的采樣時(shí)鐘沿抖動(dòng)約為1ps。當(dāng)信號(hào)的最高輸入頻率為6GHz時(shí),由時(shí)鐘沿抖動(dòng)限制的輸出信噪比約為28.5dB。因此,該時(shí)鐘信號(hào)滿足單比特ADC采樣的應(yīng)用要求。

為了驗(yàn)證單比特?cái)?shù)字接收機(jī)的設(shè)計(jì),使用FPGA內(nèi)部調(diào)試工具Chipscope將數(shù)據(jù)導(dǎo)出,在Matlab中分析計(jì)算。設(shè)置信號(hào)源輸出射頻信號(hào)功率為0dBm,頻率為4.205GHz,經(jīng)射頻電纜連接到單比特?cái)?shù)字接收機(jī),采集數(shù)據(jù)并作2048點(diǎn)FFT分析,輸出頻譜見圖9。

圖9　測(cè)試信號(hào)輸出頻譜

從頻譜測(cè)試結(jié)果來看,對(duì)點(diǎn)頻信號(hào)的單比特采樣,其輸出頻譜中最大諧波分量達(dá)到-10dB,主要原因是單比特采樣輸出只有1位量化,會(huì)產(chǎn)生很多非線性分量。諧波對(duì)頻率測(cè)量和信號(hào)檢測(cè)有一定影響,后續(xù)可在數(shù)字處理過程中通過抖動(dòng)注入的方式加以改善[10],或者采用3～4比特的量化也能降低諧波的影響。

5結(jié)束語

本文分析了單比特?cái)?shù)字接收機(jī)的基本組成及測(cè)頻算法,著重介紹了單比特?cái)?shù)字接收機(jī)的架構(gòu)設(shè)計(jì)、高頻信號(hào)聯(lián)合仿真、固件設(shè)計(jì)和測(cè)試結(jié)果。該接收機(jī)采用單比特ADC部分和FPGA處理部分相互獨(dú)立的架構(gòu),分別使用不同的板材實(shí)現(xiàn),既提高了硬件平臺(tái)通用性,又能節(jié)省硬件開發(fā)成本。通過對(duì)高頻信號(hào)路徑進(jìn)行準(zhǔn)確的S參數(shù)仿真,大大提高一次設(shè)計(jì)成功率。該設(shè)計(jì)思路和方法對(duì)于射頻/數(shù)字接口電路設(shè)計(jì)具有很好的參考價(jià)值。測(cè)試結(jié)果驗(yàn)證了硬件設(shè)計(jì)的正確性,突破了單比特?cái)?shù)字接收機(jī)設(shè)計(jì)的關(guān)鍵技術(shù)。

參考文獻(xiàn):

[1]胡來招.瞬時(shí)測(cè)頻[M].北京:國(guó)防工業(yè)出版社,2002：12-13.

[2]肖吉陽(yáng),劉剛亮,范紅旗,盧再奇.基于Simulink的單比特?cái)?shù)字接收機(jī)設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2012,35(17):92-95.

[3]周濤.電子戰(zhàn)中的單比特?cái)?shù)字化接收機(jī)技術(shù)[J].電子對(duì)抗,2006(5):6-10.

[4]S Hoyos,B M.Sadler,G R Arce.Monobit digital receivers for ultrawide band communications[J].IEEE Trans.on Wireless Commun.,2005,4( 4):1337-1344.

[5]Huarui Yin,Zhengdao Wang,Le Ke,Jun Wang.Monobit Digital Receivers:Design,Performance,and Application to Impulse Radio[J].IEEE Trans.on Communications,2010,58(6):1695-1704.

[6]Tsui J B Y.Digital techniques for wideband receivers[M].2nd ed.Dedham,MA:Artech House,2001:82-88.

[7]VITA.ANSI/VITA 57.1-2008-FMC Standard[S].http://www.vita.com/fmc.html.

[8]Inphi.1385DX datasheet [M/OL].http://www.inphi.com.

[9]Xilinx,Inc.V7 FPGA datasheet[M/OL].http://www.xilinx.com.

[10]WAGDY Z,FAWZY M.Effect of additive dither on the resolution of ADC’s with single-bit or multibit errors[J].IEEE Transactions on Instrumentation and Measurement,1996,45(2):610-615.

An ultra-wideband monobit digital receiver

XIANG Hai-sheng, WANG Bing

(No.38 Research Institute of CETC, Hefei 230088)

Abstract:Monobit digital receiver technique is a trade-off between signal processing bandwidth and processing rate. An ultra-wideband monobit digital receiver is introduced based on the monobit ADC and the FPGA, and the hardware design, key signal simulation and firmware design of the receiver are described. The test results show that the receiver can adapt to the instantaneous frequency measurement (IFM) in 2～6 GHz frequency band. The maximum sampling rate is 12 Gsps, and the instantaneous bandwidth can be up to 4 GHz. The receiver is of high application value in the fields of the EW and the wideband wireless communication.

Keywords:digital receiver; monobit; UWB; IFM

中圖分類號(hào):TN957.5

文獻(xiàn)標(biāo)志碼:A

文章編號(hào):1009-0401(2016)01-0048-04

作者簡(jiǎn)介:向海生(1982-),男,高級(jí)工程師,博士,研究方向:寬帶數(shù)字接收和微波系統(tǒng);王冰(1969-),男,研究員,碩士,研究方向:雷達(dá)收發(fā)系統(tǒng)。

收稿日期:2015-10-19;修回日期:2015-11-20