錢 威，張國勇，董 房，徐錫杰，盧 丹

（上海衛(wèi)星工程研究所，上海 200240）

?

上電時間對衛(wèi)星單機(jī)設(shè)計的影響分析

錢 威，張國勇，董 房，徐錫杰，盧 丹

（上海衛(wèi)星工程研究所，上海 200240）

摘要：衛(wèi)星整星測試時系統(tǒng)接口多，供電環(huán)境復(fù)雜，工作時需要嚴(yán)格按照時序進(jìn)行開關(guān)機(jī)控制。文章結(jié)合典型故障案例進(jìn)行了上電時間對單機(jī)設(shè)計、工作的影響分析，發(fā)現(xiàn)2類常見的異常現(xiàn)象：1）上電欠壓引起的狀態(tài)不可確定問題；2）上電時序不合理造成的單機(jī)數(shù)據(jù)異常問題。最后給出實(shí)用的排查方法供工程設(shè)計人員參考。

關(guān)鍵詞：衛(wèi)星；上電時間；故障樹分析；整星測試

0 引言

為實(shí)現(xiàn)對衛(wèi)星穩(wěn)定可靠控制，目前各分系統(tǒng)設(shè)計中大量采用單片機(jī)和FPGA芯片來實(shí)現(xiàn)接口轉(zhuǎn)換和控制功能[1-3]。由于衛(wèi)星分系統(tǒng)間接口種類多、工作時序要求高，整星測試環(huán)境與分系統(tǒng)單機(jī)單獨(dú)測試環(huán)境差異大，導(dǎo)致地面整星測試中暴露出許多由于上電時間問題引起的測試故障。

星地?zé)o線通道中，測控分系統(tǒng)與地面測控網(wǎng)一起完成對衛(wèi)星的跟蹤測軌、遙測和遙控功能；數(shù)傳分系統(tǒng)接收載荷儀器探測數(shù)據(jù)，經(jīng)處理后將射頻信號可靠地傳輸?shù)降孛?，二者是衛(wèi)星平臺重要組成部分，與其他分系統(tǒng)接口最為密切。鑒于測控分系統(tǒng)的重要性，單機(jī)大都采用冗余設(shè)計并對脈沖波形有嚴(yán)格要求。同時數(shù)傳分系統(tǒng)為滿足高碼率傳輸需要采用高速數(shù)據(jù)處理器FPGA、高速固態(tài)存儲器，整個系統(tǒng)對指令執(zhí)行時間、執(zhí)行順序也有嚴(yán)格要求。

本文結(jié)合測控和數(shù)傳分系統(tǒng)的2個典型故障分析上電時間對衛(wèi)星單機(jī)設(shè)計的影響，并對上電測試異常現(xiàn)象及其原因進(jìn)行分析與總結(jié)。

1 上電時間過長對單機(jī)的影響分析

1.1異常現(xiàn)象

在某衛(wèi)星整星電測試期間，發(fā)現(xiàn)測控分系統(tǒng)遙控終端乙機(jī)數(shù)據(jù)保護(hù)模塊上電初始遙測異常，單機(jī)大部分遙測異常；發(fā)送復(fù)位指令后，乙機(jī)數(shù)據(jù)保護(hù)模塊遙測恢復(fù)正常。

1.2故障樹分析

遙控終端研制從開始調(diào)試到裝星測試階段，各項試驗(yàn)加/斷電數(shù)百次，沒有發(fā)生過遙測初態(tài)異常的現(xiàn)象，鑒定星在整星測試過程中發(fā)生的一次乙機(jī)數(shù)據(jù)保護(hù)模塊上電初始遙測異常，可能是由于整星上電電源特性[4]不同于單機(jī)獨(dú)立供電電源特性引起，外部因素可能性較大。故障樹如圖1所示[5-7]。

圖1　遙控終端乙機(jī)數(shù)據(jù)保護(hù)模塊上電初始遙測異常故障樹Fig. 1 The fault tree of the abnormal initiation for the Terminal B’s data protection module

1.3影響分析

整星上電時示波器采樣給出的波形如圖2所示，電源電壓在16V左右有大約70ms的過渡時間；單機(jī)單獨(dú)測試采用獨(dú)立供電時，電壓16V的過渡時間約為4ms，而電壓16V的過渡時間會影響單片機(jī)上電復(fù)位時間的寬度。單片機(jī)在上電復(fù)位過程中，器件的內(nèi)部RAM、內(nèi)部特殊寄存器、對外管腳需要進(jìn)行配置，如果單片機(jī)上電過程中復(fù)位端的復(fù)位時間過短，可能會造成單片機(jī)上電復(fù)位后，器件的內(nèi)部配置沒有達(dá)到最后穩(wěn)定，引起上電遙測異常。經(jīng)過查詢，單片機(jī)上電復(fù)位時間一般要求大于20ms，整星上電波形斜率不應(yīng)小于170V/s，上電過程不能產(chǎn)生DC輸出振蕩。

圖2　整星電源上電波形Fig. 2 The waveform of the satellite power-up

圖3所示電路中54AC00芯片為兩輸入與非門；40106芯片實(shí)現(xiàn)信號反相功能；80C32單片機(jī)用于數(shù)據(jù)保護(hù)模塊的控制，工作前需要進(jìn)行復(fù)位操作，復(fù)位信號為高電平且保持一定時間。電源上電時，復(fù)位電路是通過電阻電容積分電路來控制復(fù)位端復(fù)位時間寬度的。一般情況下，DC/DC輸出電壓剛建立時，由于電容C14兩端的電壓不能突變，須從0V開始充電；80C32器件的9腳剛上電時為高電平，當(dāng)電容C14兩端的電壓上升到40106器件的高電平有效值時，80C32器件的9腳為低電平，單片機(jī)開始工作，設(shè)計復(fù)位時間為80 ms。

圖3　數(shù)據(jù)保護(hù)模塊上電復(fù)位電路Fig. 3 The power-up reset circuit of the data protection module

如果電壓16V的過渡時間延長，當(dāng)電源剛上升到16V時，DC/DC輸出5V電壓，同時電容C14 從0V開始充電；當(dāng)C14兩端的電壓上升到40106器件的高電平有效值時，80C32的RESET管腳由此前的高電平變?yōu)榈碗娖?，?fù)位過程結(jié)束，80C32單片機(jī)開始工作。但是這一過程中，DC/DC可能會發(fā)生掉電再加電現(xiàn)象，也就是DC輸出振蕩，造成單片機(jī)再次復(fù)位：當(dāng)單片機(jī)掉電時，C14上的電荷開始放電，使C14上的電壓下降，當(dāng)下降到不能滿足40106器件的高電平有效值時，16V振蕩期內(nèi)80C32單片機(jī)開始重新復(fù)位；當(dāng)單片機(jī)再次加電時，由于C14本來有電荷，使得C14的起始充電電壓不是0V，故而其電壓上升到40106器件的高電平有效值的時間變短，80C32器件的復(fù)位端的脈沖也同時變窄，最終導(dǎo)致單片機(jī)復(fù)位時間不足。

2 上電時間、時序不合理對單機(jī)的影響分析

2.1異常現(xiàn)象

某遙感衛(wèi)星進(jìn)行載荷1次開機(jī)多次工作測試時[8]，除第1次工作數(shù)據(jù)外，其他數(shù)據(jù)不能恢復(fù)。

經(jīng)過初步分析，錯誤數(shù)據(jù)有如下特征：

1）2次工作數(shù)據(jù)相接部分有數(shù)傳半幀出現(xiàn)；

2）2次工作數(shù)據(jù)相接部分插入3幀全零幀；

3）2次工作數(shù)據(jù)相接部分?jǐn)?shù)傳幀計數(shù)回頭；

4）2個通道均發(fā)生錯誤；

5）地面數(shù)傳服務(wù)器遇到全零幀和幀計數(shù)回頭時引起處理異常，導(dǎo)致2個通道后續(xù)數(shù)據(jù)錯位，載荷無法合成數(shù)據(jù)。

2.2故障樹分析

考慮可能引起數(shù)傳全零幀和數(shù)據(jù)錯位的原因，建立故障樹如圖4所示。通過數(shù)據(jù)分析可知，地面設(shè)備驗(yàn)證、指令時序調(diào)整可以將X1、X2、X3、X5、X6原因排除。數(shù)據(jù)處理器有產(chǎn)生全零幀以及幀計數(shù)變大的可能，但該故障現(xiàn)象需要半幀數(shù)據(jù)作為觸發(fā)條件，而開機(jī)時序控制不當(dāng)會導(dǎo)致固存數(shù)據(jù)讀出時產(chǎn)生半幀，因此基帶接口X4不能排除。

圖4　載荷多次記錄數(shù)據(jù)不能恢復(fù)故障樹Fig. 4 The fault tree of non-recovery for the recorded payload data

2.3影響分析

記錄、回放模式控制流如圖5所示。

圖5　記錄控制流Fig. 5 The flowchart of the record time control

數(shù)據(jù)處理器的AOS單元接收載荷數(shù)據(jù)，進(jìn)行格式編排后輸出給固存，輸入輸出共用1個64kByte（相當(dāng)于64數(shù)傳幀）的緩存。數(shù)據(jù)處理器輸出至固存的接口如圖6所示。

固存接收到“固存寫”指令后，當(dāng)Flag信號有效時記錄數(shù)據(jù)，首先將數(shù)據(jù)寫入輸入緩存，該緩存大小為24MByte（相當(dāng)于24576數(shù)傳幀），當(dāng)記滿24MByte數(shù)據(jù)時將緩存數(shù)據(jù)寫入固存的存儲區(qū)。當(dāng)固存接收到“寫?！敝噶詈螅Ｖ瓜虼鎯^(qū)寫入數(shù)據(jù)，同時清空輸入緩存中的數(shù)據(jù)。

圖6　數(shù)據(jù)處理器輸出至固存信號時序Fig. 6 The timing signals of data processor’s output to the solid state memory

根據(jù)上述數(shù)據(jù)流和控制流可知，第1次工作時數(shù)據(jù)處理器開機(jī)2s后“固存寫”指令發(fā)出，此時數(shù)據(jù)處理器在加載FPGA[9-10]，輸出接口的Flag處于不受控狀態(tài)，固存根據(jù)Flag信號將記錄0.5s（理論值）的廢數(shù)據(jù)。由于固存讀完第1個存儲區(qū)數(shù)據(jù)后立即輸出第2個存儲區(qū)內(nèi)容，在2次記錄數(shù)據(jù)連接處有半幀數(shù)據(jù)。數(shù)據(jù)處理器在收到半幀數(shù)據(jù)后啟動3幀保護(hù)機(jī)制，退出碼鎖定狀態(tài)，寫指針復(fù)位，導(dǎo)致2.1節(jié)所述現(xiàn)象的發(fā)生。

在后續(xù)測試中，將數(shù)據(jù)處理器開機(jī)和“固存寫”指令間隔拉大到4s后，未發(fā)生故障。

以出現(xiàn)該故障的數(shù)傳分系統(tǒng)為例，數(shù)傳下位機(jī)執(zhí)行數(shù)據(jù)處理器開機(jī)時間誤差≤1.2s，數(shù)據(jù)處理器FPGA加載時間≤2.5s，“固存寫”指令發(fā)出最大提前0.5 s，將“固存寫”指令放在數(shù)據(jù)處理器開機(jī)后至少4.2s（1.2s+2.5s+0.5s）是合理的設(shè)計。根據(jù)該衛(wèi)星工程實(shí)際，該值取為大于4.5s且小于6 s是合理可行的，其他型號設(shè)計人員可根據(jù)產(chǎn)品采用的具體芯片合理規(guī)劃單機(jī)執(zhí)行時序。

3 結(jié)果與討論

由于整星測試環(huán)境接口復(fù)雜[11]，單機(jī)工作易受外界干擾，如出現(xiàn)單機(jī)研制階段沒有出現(xiàn)的問題或故障，考慮由接口或工作時序?qū)е鹿收习l(fā)生的概率較大。衛(wèi)星由上電時間問題導(dǎo)致的故障大致分為2類：1）由于電源功率供給不足導(dǎo)致單機(jī)工作在欠壓狀態(tài)引起異常；2）由于各電路開機(jī)時序不合理造成單機(jī)工作異常。分析流程如圖7所示。

圖7　上電異常排查流程Fig. 7 The flowchart of power-up anomaly investigation

單機(jī)加電過程中可能出現(xiàn)明顯異常，也可能異常被掩蓋但是會繼續(xù)影響后續(xù)功能實(shí)現(xiàn)。當(dāng)出現(xiàn)故障時，特別是在采用單片機(jī)或者FPGA實(shí)現(xiàn)控制功能且接口脈沖要求高、工作時序嚴(yán)格的情況下，如果能明確定位由于上電時間引起異常，可以按照上述方法排查；如果異常不明顯，可以采用故障樹分析法，逐步排查干擾因素。

4 結(jié)束語

衛(wèi)星研制過程中經(jīng)常出現(xiàn)由上電時間問題導(dǎo)致的單機(jī)工作異常，本文結(jié)合典型故障案例進(jìn)行了上電時間對單機(jī)設(shè)計、工作的影響分析，發(fā)現(xiàn)2類常見的由上電時間引起的異?，F(xiàn)象并給出實(shí)用的排查方法，以期為工程設(shè)計人員提供解決思路。

參考文獻(xiàn)（References）

[1] Li Dianwei, Ma Yongkui. Pulse shaping based on FPGA and high speed DAC[J]. 電子器件, 2009, 32(3): 662-667

[2] Analog Devices Inc. Datasheet. 10-/12-/14-Bit, 1200 MSPS DACS AD9734/AD9735/AD9736[DB/OL]. Analog Devices Inc, [2010-10-13]. http://www.analog. com/cn/products/digital-to-analog

[3] 龐龍, 陳禾. 基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù), 2010, 33(14): 190-192 Pang Long, Chen He. Implementation of digital pulse compression system based on FPGA[J]. Modern Electronics Technique, 2010, 33(4): 190-192

[4] 任亮, 李鴻飛, 楊楓, 等. 航天器電源母線紋波測試系統(tǒng)設(shè)計[J]. 航天器環(huán)境工程, 2014, 24(2): 208-211 Ren Liang, Li Hongfei, Yang Feng, et al. Design of the spacecraft power bus ripple measurement system[J]. Spacecraft Environment Engineering, 2014, 24(2): 208-211

[5] 黃旭峰. 拋物面天線接收時延抖動分析和對策[J]. 無線電通信技術(shù), 2014, 40(3): 51-54 Huang Xufeng. Analysis on time-delay jitter from parabolic antenna and its countermeasures[J]. Radio Communications Technology, 2014, 40(3): 51-54

[6] 單長勝, 李于衡, 王荔斌. 在軌衛(wèi)星異常報警和故障診斷方法研究[J]. 飛行器測控學(xué)報, 2011, 30(3): 6-10 Shan Changsheng, Li Yuheng, Wang Libin. Study on methods of abnormal alarm and fault diagnosis for in-orbit satellites[J]. Journal of Spacecraft TT&C Technology, 2011, 30(3): 6-10

[7] 安金坤, 田林, 趙建賀. 航天器地面無線測試鏈路中斷現(xiàn)象分析[J]. 航天器環(huán)境工程, 2014, 31(6): 660-662 An Jinkun, Tian Lin, Zhao Jianhe. The outage phenomenon of spacecraft in ground wireless test link[J]. Spacecraft Environment Engineering, 2014, 31(6): 660-662

[8] 尹奎英. 載荷圖像處理及地面目標(biāo)識別技術(shù)研究[D].西安: 西安電子科技大學(xué), 2011: 23-40

[9] Liu Xue, Deng Qingxu, Wang Zeke. Design and FPGA implementation of high-speed, fixed-latency serial transceivers[J]. IEEE Transactions on Nuclear Science, 2014, 61(1): 1847-1850

[10] 胡洪凱, 施蕾, 董暘暘, 等. SRAM型FPGA空間應(yīng)用的抗單粒子翻轉(zhuǎn)設(shè)計[J]. 航天器環(huán)境工程, 2014, 31(5): 510-514 Hu Hongkai, Shi Lei, Dong Yangyang, et al. SEU-tolerant design for SRAM based FPGA on spacecraft[J]. Spacecraft Environment Engineering, 2014, 31(5): 510-514

[11] 汪靜, 陽彪, 劉艷麗, 等. 航天器低壓差分信號線束的電磁兼容性分析[J]. 航天器環(huán)境工程, 2014, 31(1): 97-101 Wang Jing, Yang Biao, Liu Yanli, et al. Electromagnetic compatibility of spacecraft low-voltage differential signaling bundle[J]. Spacecraft Environment Engineering, 2014, 31(1): 97-101

（編輯：馮 妍）

The influence of power-up time on satellite design

Qian Wei, Zhang Guoyong, Dong Fang, Xu Xijie, Lu Dan
(Shanghai Institute of Satellite Engineering, Shanghai 200240, China)

Abstract:Because of the multiple interfaces and the complex power supply condition, the strict time sequence control is needed when the satellite is being tested. In this paper, the impact of power-up time on the satellite is analyzed combined with typical trouble cases, then two common types of abnormal phenomena caused by it are found: 1) the undetermined states caused by the insufficient power supply, 2) the abnormal data caused by the power-up time sequence. Finally, a practical check method is suggested for engineering designers.

Key words:satellites; power-up time; fault tree analysis; system-level test

作者簡介：錢 威（1986—），男，碩士學(xué)位，主要從事航天器綜合測試研究。E-mail: 274240216@qq.com。

基金項目：衛(wèi)星型號專項支持

收稿日期：2015-05-28；修回日期：2016-01-21

DOI:10.3969/j.issn.1673-1379.2016.01.014

中圖分類號：V416.6

文獻(xiàn)標(biāo)志碼：A

文章編號：1673-1379(2016)01-0082-04