楊 芳，王良江

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

?

數(shù)字信號(hào)處理微系統(tǒng)設(shè)計(jì)

楊 芳，王良江

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

摘 要：隨著整機(jī)單位對(duì)電路尺寸及國產(chǎn)化的要求越來越高，數(shù)字信號(hào)處理微系統(tǒng)的需求顯得尤為迫切。數(shù)字信號(hào)處理微系統(tǒng)不僅要求做到物理空間的縮小，更要保證整體性能的提升以及應(yīng)用的簡單化。數(shù)字信號(hào)處理微系統(tǒng)可以從SoC功能芯片、高可靠陶瓷/塑封基板3D-SiP封裝等多個(gè)方面實(shí)現(xiàn)。但由于其成本高、周期長等缺點(diǎn)，嚴(yán)重影響了數(shù)字信號(hào)處理微系統(tǒng)的快速發(fā)展。通過設(shè)計(jì)實(shí)例，介紹了一種通過成品電路二次封裝的方法，既解決了成本及周期的問題，又實(shí)現(xiàn)了小型化的目標(biāo)。

關(guān)鍵詞：數(shù)字信號(hào)處理；微系統(tǒng)；SoC；3D-SiP；小型化

1　引言

微系統(tǒng)技術(shù)是以微米量級(jí)內(nèi)的設(shè)計(jì)和制造技術(shù)為基礎(chǔ)，研究開發(fā)微傳感器、微致動(dòng)器以及信號(hào)處理和控制電路，直至接口、通信和電源等于一體的微型器件或系統(tǒng)。微系統(tǒng)可以完成大尺寸機(jī)電系統(tǒng)所不能完成的任務(wù)，也可嵌入大尺寸系統(tǒng)中，把自動(dòng)化、智能化和可靠性提高到一個(gè)新的水平。預(yù)期未來微系統(tǒng)將是科技上舉足輕重的新領(lǐng)域，具有廣闊的應(yīng)用前景，而在微系統(tǒng)設(shè)計(jì)領(lǐng)域以數(shù)字信號(hào)處理系統(tǒng)最為突出，應(yīng)用最廣泛。

2　數(shù)字信號(hào)處理微系統(tǒng)設(shè)計(jì)方法

傳統(tǒng)的數(shù)字信號(hào)處理微系統(tǒng)技術(shù)是以微米量級(jí)內(nèi)的設(shè)計(jì)和制造技術(shù)為基礎(chǔ)，對(duì)于設(shè)計(jì)及加工能力要求都非常高，且周期較長，一旦后期性能指標(biāo)驗(yàn)證不通過又要推倒重來，周期及成本的雙重限制，直接影響了數(shù)字信號(hào)處理微系統(tǒng)領(lǐng)域的發(fā)展。為了解決這個(gè)問題，成品電路的二次封裝技術(shù)應(yīng)運(yùn)而生。

成品電路的二次封裝可以分為完全成品電路封裝和混合電路封裝，完全成品電路封裝技術(shù)是將目標(biāo)系統(tǒng)里的器件通過埋置方式集成到一個(gè)數(shù)字信號(hào)處理微系統(tǒng)模塊里；混合電路封裝技術(shù)是將裸片及成品電路混合組成一個(gè)數(shù)字信號(hào)處理微系統(tǒng)模塊。

3　數(shù)據(jù)采集處理微系統(tǒng)

該系統(tǒng)首先完成對(duì)某系統(tǒng)輸入信號(hào)進(jìn)行正交解調(diào)處理與采樣處理，接著對(duì)采樣數(shù)據(jù)進(jìn)行數(shù)據(jù)處理與存儲(chǔ)處理，最后將處理后的信號(hào)進(jìn)行模數(shù)變換、低通濾波和正交調(diào)制后輸出，工作溫度-45℃～85℃，總功耗小于30 W。該系統(tǒng)主要包含了FPGA、AD、DA、SRAM、信號(hào)調(diào)制解調(diào)芯片、時(shí)鐘芯片及電源芯片等，其中既有成品電路又有裸芯片，為混合電路系統(tǒng)。

該系統(tǒng)有成品電路及裸芯片共18只，整體功耗較大，為便于散熱，最終方案確定為采用45 mm×45 mm的金屬管殼封裝，圖1為最終封裝尺寸圖。

圖1　封裝尺寸

該方案的設(shè)計(jì)思路為：芯片加轉(zhuǎn)接板層疊，從下往上的順序依次是：金屬管殼→FPGA→基板1→AD、DA等→SRAM等→基板2→電源芯片、調(diào)制解調(diào)芯片等→金屬蓋板，整個(gè)模塊最終導(dǎo)熱膠灌封固化，芯片層疊圖如圖2。

該數(shù)字信號(hào)處理微系統(tǒng)設(shè)計(jì)關(guān)鍵點(diǎn)為基板設(shè)計(jì)，基板采用常規(guī)的FR4工藝，兩層基板的互連信號(hào)與管殼的互連信號(hào)需要合理布局，同時(shí)，為保證設(shè)計(jì)一次成功，可通過專用SiP設(shè)計(jì)軟件CADENCE平臺(tái)，進(jìn)行整個(gè)模塊信號(hào)完整性、電源完整性與熱分析，確保設(shè)計(jì)一次成功。

4　某以DSP+FPGA為核心的數(shù)字信號(hào)處理微系統(tǒng)設(shè)計(jì)

該系統(tǒng)以FPGA產(chǎn)品XC5VLX50和DSP產(chǎn)品TMS320F28235為核心，外加LDO、CAN總線接口、SPI接口、RS422接口、LVDS差分對(duì)、IO接口、OC門接口進(jìn)行的整體模塊電路設(shè)計(jì)。

該電路體積小、元器件較多，如何解決信號(hào)間的相互干擾，解決小封裝的散熱及成品率，都是該電路的設(shè)計(jì)難點(diǎn)，同時(shí)排版、工藝加工、管殼設(shè)計(jì)及電路測(cè)試都是該電路的關(guān)鍵技術(shù)。

通過使用成品電路搭建微系統(tǒng)，縮短了微系統(tǒng)設(shè)計(jì)周期，降低了成本，同時(shí)實(shí)現(xiàn)了小型化的目標(biāo)。圖3為DSP+FPGA通用數(shù)字信號(hào)處理微系統(tǒng)設(shè)計(jì)實(shí)例，圖4為電路設(shè)計(jì)3D示意圖，圖5為產(chǎn)品實(shí)物示意圖。

5　結(jié)束語

數(shù)字信號(hào)處理微系統(tǒng)的發(fā)展是趨勢(shì)，基于成品電路搭建的數(shù)字信號(hào)處理微系統(tǒng)從某種程度上來講解決了數(shù)字信號(hào)處理微系統(tǒng)開發(fā)周期長、成本高的問題，同時(shí)通過3D封裝、埋置元器件等先進(jìn)技術(shù)縮小了尺寸，但由于受成品電路性能及尺寸的限制較大，使其無法達(dá)到片上系統(tǒng)（SoCSystem on Chip）具有的強(qiáng)大功能。

圖2　層疊示意圖

圖3　DSP+FPGA通用模塊設(shè)計(jì)圖

圖4　電路設(shè)計(jì)3D示意圖

圖5　產(chǎn)品示意圖

參考文獻(xiàn)：

[1] 何濟(jì)川. 咱們的“中國芯”[J]. 華人時(shí)刊，2001，9.

[2] Yuyun Liao. An Improved ASIC/SOC Design Methodology for Quick Design Convergence[C]. 2006 8th International Conference on Solid-State and Integrated Circuit Technology, 2006,10,23.1883-1885.

[3] Christopher M. SiP（系統(tǒng)級(jí)封裝）技術(shù)的應(yīng)用與發(fā)展趨勢(shì)[J]. 中國集成電路，2004，12：55-59.

楊 芳（1989—），女，安徽安慶人，本科，現(xiàn)在中國電子科技集團(tuán)公司第58研究所從事電路設(shè)計(jì)及應(yīng)用工作。

Microsystems Analysis and Design

YANG Fang, WANG Liangjiang （China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214035,China）

Abstract:On the increasing demand of circuit scale and localization,the requirement of DSP Microsystems is becoming instant. DSP Microsystems not only need reduction in physical space, but also promotion of function and easily applications. DSP Microsystems can be carried out by SOC IC, high-reliable ceramic/plastic 3D-SIP package. However, limited by the high cost and long period, the development of DSP Microsystems is seriously affected. In this paper, by carrying out a design as example, a method of repackaging finished IC in introduced, which solved the problems of high cost and long period , and achieved the goal of miniaturization at the same time.

Keywords:DSP; microsystems; SoC; 3D-SiP; miniaturization

作者簡介：

收稿日期：2015-9-16

中圖分類號(hào)：TN402

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào)：1681-1070（2016）02-0019-04