高　陽，李永紅*，岳鳳英，金志坤，麻少軒

（1.中北大學儀器與電子學院，太原030051；2.中北大學計算機與控制學院，太原030051；3.北京雷博曼科技有限公司，北京100070；4.內(nèi)蒙古蒙東能源鄂溫克電廠，內(nèi)蒙古呼倫貝爾021000）

?

基于DSP和FPGA的CAN總線監(jiān)視系統(tǒng)設(shè)計*

高陽1，李永紅1*，岳鳳英2，金志坤3，麻少軒4

（1.中北大學儀器與電子學院，太原030051；2.中北大學計算機與控制學院，太原030051；
3.北京雷博曼科技有限公司，北京100070；4.內(nèi)蒙古蒙東能源鄂溫克電廠，內(nèi)蒙古呼倫貝爾021000）

摘要：為了對某武器系統(tǒng)各個節(jié)點傳輸?shù)腃AN總線數(shù)據(jù)進行實時監(jiān)測與精確采集，設(shè)計了基于DSP和FPGA的CAN總線監(jiān)視系統(tǒng)。該系統(tǒng)采用CAN2.0B協(xié)議，用以對兩路CAN總線數(shù)據(jù)進行實時監(jiān)測與采集。試驗結(jié)果表明，該系統(tǒng)可在1 000 kbit/s下正常運行，具有很好的實時性，并且抗干擾能力強，能夠精確測量與采集該武器系統(tǒng)的各項參數(shù)，在實際中取得了很好的應(yīng)用。

關(guān)鍵詞：實時監(jiān)測；數(shù)據(jù)采集；CAN總線；DSP；FPGA

項目來源：山西省青年基金項目（2012021013-6）

CAN（Controller Area Network）即控制器局部網(wǎng)，是由德國BOSCH公司為實現(xiàn)汽車測量和汽車部件之間的通訊而設(shè)計的、支持分布式控制及實時控制的串行通信網(wǎng)絡(luò)［1］。目前，在航空航天領(lǐng)域CAN總線技術(shù)作為一種新型的現(xiàn)場控制和測量技術(shù)，克服了現(xiàn)行遙測系統(tǒng)只有一個主節(jié)點、無法構(gòu)成多主或冗余系統(tǒng)、可靠性差、靈活性差、不能滿足較高的實時性、糾錯能力差等缺陷［2］。因此，CAN總線在航空航天領(lǐng)域得到了廣泛的應(yīng)用，取得了很好的實際效果。

1　系統(tǒng)概述

本系統(tǒng)傳輸和采集兩路CAN總線數(shù)據(jù)，其中一路為飛控總線，傳輸?shù)氖侵鳈C向各個節(jié)點發(fā)送的控制數(shù)據(jù)，另一路為遙測總線，傳輸?shù)氖歉鱾€節(jié)點的數(shù)據(jù)和狀態(tài)信息。CAN監(jiān)視系統(tǒng)框圖如圖1所示。遙測總線和飛控總線的數(shù)據(jù)進入DSP后，DSP將飛控總線的數(shù)據(jù)直接發(fā)給FP?GA，F(xiàn)PGA通過視頻組合輸入的碼脈沖信號和字門信號將飛控數(shù)據(jù)進行編碼；DSP將遙測數(shù)據(jù)進行組包并存入RAM中，若DSP收到同步輸入中斷后，DSP將RAM中數(shù)據(jù)寫入FPGA，F(xiàn)PGA通過視頻組合輸入的碼脈沖信號和字門信號將遙測數(shù)據(jù)進行編碼。最后將兩路數(shù)據(jù)傳給地面站進行處理。

圖1　系統(tǒng)總體框圖

1.1FPGA和DSP簡介

在本系統(tǒng)中，DSP芯片采用TI公司的TMS320F28335，主頻最高可達150 MHz。該芯片是32位浮點型控制器，其運算時間是TMS320F2812的1/6。Flash可達256 kbit×16 bit，比TMS320F2812增加了一倍。F28335上有兩個增強型CAN總線控制器，符合CAN2.0B協(xié)議，內(nèi)部帶有32個具有定時發(fā)送和接收功能的可配置郵箱［3-5］。FPGA芯片采用的Xilinx公司生產(chǎn)的Spartan6系列XC6SLX45芯片，并且使用Xilinx的開發(fā)包進行系統(tǒng)開發(fā)。該芯片最大I/O數(shù)量可達218個，具有豐富的外設(shè)資源，可以方便的與DSP互連通信。

1.2CAN收發(fā)器模塊

在本系統(tǒng)中，CAN收發(fā)器選用TI公司的SN65HVD233，作為DSP的CAN控制器與物理總線的接口。在本系統(tǒng)中，將引腳8（RS）接地選擇高速工作方式，在6、7引腳（CANL、CANH）間并聯(lián)一個120 Ω的匹配電阻，以克服長線效應(yīng)，減少通信介質(zhì)中由信號反射造成的干擾。CAN驅(qū)動電路如圖2所示。

圖2　CAN驅(qū)動電路

1.3同步信號隔離處理模塊

同步脈沖信號隔離模塊選用ADI公司的AD?UM1201。ADUM1201采用的是iCoupler數(shù)字隔離器采用平面磁場隔離技術(shù)，具有速度快、功耗低、應(yīng)用靈活、體積小等優(yōu)點。同步脈沖信號隔離電路如圖3所示。

圖3　同步脈沖信號隔離電路

2　系統(tǒng)軟件設(shè)計

2.1CAN總線通信機制

在本系統(tǒng)中，CAN總線通信采用CAN2.0B協(xié)議進行傳輸，數(shù)據(jù)采用擴展幀格式，其報文格式如下表1。

每個數(shù)據(jù)幀包括幀頭、傳輸數(shù)據(jù)、緊急狀態(tài)、通信錯誤信息、幀尾等。CAN總線傳送的順序按位先高后低，優(yōu)先級從高位開始仲裁，“0”為優(yōu)先。

在本系統(tǒng)中CAN總線傳輸?shù)膬陕窋?shù)據(jù)中，遙測數(shù)據(jù)總線采用分時發(fā)送機制，飛控數(shù)據(jù)總線采用響應(yīng)式發(fā)送機制。遙測總線上的各個節(jié)點在自己規(guī)定的時段發(fā)送數(shù)據(jù)，其它時段禁止發(fā)送數(shù)據(jù)。如果超過規(guī)定的時間沒有接收到數(shù)據(jù)或者某個節(jié)點占用時間過長，發(fā)送故障信息。

表1　CAN2.0B數(shù)據(jù)幀報文格式

2.2DSP數(shù)據(jù)采集與存儲

系統(tǒng)上電后首先進行初始化，包括初始化GPIO 和eCAN等單元，對存儲芯片F(xiàn)lash讀取芯片ID，以確認芯片能夠正常工作。然后對CAN寄存器和郵箱進行初始化，配置中斷向量入口地址。DSP中的寄存器PieVectTable存儲的是各個中斷服務(wù)程序的入口地址，通過修改入口地址可以將其重新定位用戶自己編寫的響應(yīng)程序。系統(tǒng)的程序流程圖4所示。

圖4　系統(tǒng)程序流程圖

DSP芯片的eCAN模塊包含32個郵箱，可采用不同的郵箱發(fā)送和接收系統(tǒng)各個節(jié)點的數(shù)據(jù)，發(fā)送郵箱和接收郵箱的ID必須相同，采用查詢的方式將信息幀發(fā)送到CAN的發(fā)送緩沖區(qū)，通過查詢CANRMP寄存器的狀態(tài)來確定是否收到數(shù)據(jù)，采用中斷的方式接收數(shù)據(jù)［8- 9］。郵箱功能由寄存器CANMD決定，其相應(yīng)位置0表示此郵箱為發(fā)送郵箱，置1表示為接收郵箱。CAN中斷程序框圖如圖5所示。

圖5　CAN中斷程序框圖

2.3FPGA軟件設(shè)計

DSP收到兩路CAN總線數(shù)據(jù)后，將其轉(zhuǎn)發(fā)至FPGA，由FPGA對其進行編碼加密成串行碼流信號YDATA。FPGA接收主控設(shè)備傳輸過來的字門信號YZM和同步脈沖信號YCK，信號時序如圖6所示。YZM信號在YCK的上升沿觸發(fā)，在YCK的第8個下降沿結(jié)束。FPGA在YZM信號的上升沿開始將YDATA轉(zhuǎn)發(fā)出去，在YZM信號的下降沿停止發(fā)數(shù)。FPGA在沒有數(shù)據(jù)到來時則發(fā)送上一幀數(shù)據(jù)的最后一位，初始狀態(tài)則發(fā)送0。FPGA發(fā)送數(shù)據(jù)完畢后向DSP發(fā)送中斷信號，停止接收數(shù)據(jù)。

圖6　信號時序圖

3　采取的關(guān)鍵技術(shù)及創(chuàng)新點

（1）主微處理器采用TI生產(chǎn)的TMS320F28335，該芯片內(nèi)置兩個CAN總線通信模塊。模塊中的CAN總線通信接口與現(xiàn)行的CAN2.0B接口完全兼容。因此在硬件設(shè)計中，不需要再加入獨立的CAN控制器，節(jié)約了開發(fā)成本，增加了系統(tǒng)的穩(wěn)定性。

（2）采用了冗余設(shè)計。該系統(tǒng)具有兩路CAN總線可以形成冗余備份機制，當收到各個節(jié)點緊急狀態(tài)指令或者錯誤信息指令時，將暫停發(fā)送遙測數(shù)據(jù)，將飛控總線通訊切換到遙測總線，此時遙測總線采用響應(yīng)式發(fā)送機制。

（3）采用了集容錯性設(shè)計。采用CRC校驗和CANID屏蔽過濾技術(shù)進行數(shù)據(jù)的處理和采集。

4　結(jié)束語

本系統(tǒng)采用XC6SLX45和TMS320F28335為主控芯片，對某武器系統(tǒng)的各個節(jié)點的數(shù)據(jù)進行了精確的采集與傳輸。在設(shè)計中采用了冗余設(shè)計和容錯性設(shè)計保證了系統(tǒng)的可靠性。在某武器系統(tǒng)的多次試驗中，有效地對各個節(jié)點的CAN總線數(shù)據(jù)進行監(jiān)視和采集，為該系統(tǒng)的下一步的研制和進一步的定型，提供了準確的數(shù)據(jù)信息。

參考文獻：

［1］史久根，張培仁，陳真勇. CAN現(xiàn)場總線系統(tǒng)設(shè)計技術(shù)［M］.國防工業(yè)出版社，2004：5-19.

［2］鄒青.導彈遙測系統(tǒng)應(yīng)用CAN總線技術(shù)的探討［J］.情報指揮控制系統(tǒng)與仿真技術(shù)，2004，38（2）：39-41.

［3］連猛，丑修建，李慶等.基于FPGA和DSP的數(shù)據(jù)采集與壓縮系統(tǒng)［J］.電子器件，2015，38（2）：130-134.

［4］劉陵順，高艷麗，張樹團，等. TMS320F28335DSP原理及開發(fā)編程［M］.北京：北京航空航天大學出版社，2011.

［5］王譽樹，蔡強，郭冬蓮，等.基于CAN總線的水產(chǎn)養(yǎng)殖水質(zhì)在線監(jiān)控系統(tǒng)設(shè)計與實現(xiàn)［J］.電子器件，2014，37（4）：708-713.

［6］逄錦昊，蘇濤，楊濤，等.基于FPGA的多路高速數(shù)據(jù)傳輸同步時延測量系統(tǒng)［J］.電子器件，2015，38（2）：447-451.

［7］王恒升，何清華，薛云.基于CAN總線的鑿巖機器人分布式控制系統(tǒng)設(shè)計［J］.傳感技術(shù)學報，2007，20（3）：711-714.

［8］馬秀娟，考麗，趙國良.基于FPGA和DSP的高速數(shù)據(jù)采集實時處理系統(tǒng)的設(shè)計［J］.電子器件，2007，30（3）：1009-1013.

［9］胡軍明. DSP eCAN總線中斷方式與上位機的雙向通信［J］.總線與網(wǎng)絡(luò)，2010，25（7）：13-16.

［10］段帥君.基于VerilogHDL語言的CAN總線控制器設(shè)計及測試［D］.長春：吉林大學，2009.

［11］張凌烽，王化祥.基于FPGA和DSP的電阻層析成像數(shù)據(jù)采集系統(tǒng)［J］.傳感技術(shù)學報，2011，24（7）：1011-1016.

［12］陳二瑞，喬永明，梁雁冰,等.基于FPGA+DSP的實時圖像消旋系統(tǒng)［J］.傳感技術(shù)學報，2010，23（4）：538-542.

高陽（1988-），男，滿族，河北承德人，中北大學在讀碩士研究生，主要研究方向為動態(tài)測試與智能儀器，345483488@qq.com；

李永紅（1967-），男，漢族，教授，博士，山西臨汾人，中北大學碩士生導師，國務(wù)院特殊津貼專家，國家人事部、科技部、教育部、財政部、發(fā)改委、自然基金委、中國科協(xié)等七部委聯(lián)合確定的“新世紀百千萬人才工程國家級人選”，中共中央直接聯(lián)系的高級專家。主要研究方向為衛(wèi)星/微慣性組合導航技術(shù)、MEMS傳感器設(shè)計與生產(chǎn)工藝、微系統(tǒng)集成封裝、飛行器彈載數(shù)據(jù)記錄儀、常規(guī)彈藥制導與控制、柔性、超薄蒙皮式網(wǎng)絡(luò)化、數(shù)字化傳感器陣列，466678237@qq.com。

Multi-Channel Data Acquisition System Based on FPGA and Ethernet*

JIAO Jiawei1，2，SHI Yunbo1*，ZOU Kun1，2
（1.National Key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan 030051，China；2.Suzhou Fashion Nano Technology Company，Suzhou Jiangsu 215123，China）

Abstract：In order to realize the acceleration sensor calibration test and to make 16 acceleration sensors realize test in parallel，a multi-channel data acquisition system has been designed based on FPGA and Ethernet. This system takes the FPGA as the core control chip，which implements the real-time，frame and data storage for the 16 road ana?log signals，and through the Ethernet interface the chip W5300 completes communication with PC. The whole sys?tem uses modular design，to get low power consumption，high acquisition precision and reliability，and good realtime performance. What is more，it has successfully applied in the equipment of accelerometer mass calibration test. Key words：FPGA；ethernet；data；acquisition；W5300

doi：EEACC：7210G10.3969/j.issn.1005-9490.2016.01.035

收稿日期：2015-04-25修改日期：2015-05-22

中圖分類號：TP336

文獻標識碼：A

文章編號：1005-9490（2016）01-0164-04