張勝標，張志浩，章國豪

（廣東工業(yè)大學信息工程學院，廣州510006）

?

用于S波段的高線性低噪聲放大器

張勝標，張志浩，章國豪*

（廣東工業(yè)大學信息工程學院，廣州510006）

摘要：采用E-mode 0.25 μm GaAs pHEMT工藝，2.0 mm×2.0 mm 8-pin雙側引腳扁平封裝，設計了一款應用于S波段的噪聲系數低于0.5 dB的低噪聲放大器。通過采用共源共柵結構、有源偏置網絡和多重反饋網絡等技術改進了電路結構，該放大器具有低噪聲，高增益，高線性等特點，是手持終端應用上理想的一款低噪聲放大器。測試結果表明在2.3 GHz~2.7 GHz內，增益大于18 dB，輸入回波損耗小于-10 dB，輸出回波損耗小于-16 dB，輸出三階交調點大于36 dB。

關鍵詞：低噪聲放大器；高線性；低噪聲；GaAs pHEMT；S波段

現代移動通信對數據傳輸速率越來越高的要求使得無線通信系統的載波頻率普遍進入S波段［1］，包含這些通信頻段的諸多無線通信系統，如移動通信（WCDMA，TD- SCDMA，LTE），無線局域網（WLAN），和衛(wèi)星通信系統（GPS，BDS）等，對各自的射頻前端接收模塊提出了不同的需求?，F代智能手機集成了不斷發(fā)展增長的不同頻帶的無線通信標準/技術和多項無線服務，這種趨勢不可避免地對智能手機提出了更高的要求。對于射頻接收端，尤其是低噪聲放大器，噪聲系數和線性度直接影響并決定著接收機靈敏度與動態(tài)范圍，這就要求接于天線之后的低噪聲放大器具有盡可能低的噪聲來提高接收機的靈敏度和足夠的功率增益來壓縮后級電路的噪聲以降低接收系統的總體噪聲，因此應用于手持終端中的低噪聲放大器需要具有很低的噪聲系數和足夠的功率增益，以便接收機達到更好的靈敏度。

很多應用于S波段的低噪聲放大器設計采用了GaAs pHEMT，MESFET和HBT工藝［2-4］。目前報道的cascade pHMET LNA在5 GHz時最小噪聲系數為0.76 dB，增益為16 dB［5］，在1.9 GHz時噪聲系數為0.5 dB［6］，在2.5 GHz時報道的最低噪聲系數為0.53 dB［7］。

1　低噪聲放大器設計

1.1器件選擇

選用0.25 μm GaAs增強型贗配高電子遷移率晶體管（E-pHEMT）工藝，工藝結構如圖1，pHEMT在結構上采用了GaAlAs/InGaAs/GaAs，利用不相似半導體材料帶隙差別，讓電子集聚在窄的勢壘阱中，pHEMT的柵區(qū)金屬片直接與n型半導體形成肖特基接觸，致力于大大突破MESFET的最高頻率的限制，而同時保持其低噪聲性能和高功率額定值。增益寬帶ft達到32 GHz，具有較好的噪聲特性與增益帶寬，最大漏極電流IDmax450 mA/mm，跨導550 mS/mm，這些指標決定了器件有較寬的應用頻率范圍，輸出功率及線性，使其非常適合這個頻段的低噪聲放大器設計，且pHEMT工藝在FET的門極只需要正電壓，這樣就可以直接把電源接地，并且無需額外元件構成自偏置結構，電路仿真也因此可以相當精確，因而也簡化了LNA設計。

圖1　pHEMT結構

外部匹配會增加插入損耗并因此降低LNA的噪聲系數，合理地選擇晶體管能夠減少外部匹配網絡使用的元件，減少由匹配器件所引起的噪聲惡化。通過調整額定偏置電流設定使其輸入阻抗接近50 W可以消除輸入匹配要求并使LNA的噪聲系數降至最低，同時晶體管的尺寸還要同時滿足功率、可靠性和穩(wěn)定性的要求。

1.2電路拓撲分析

噪聲系數（NF）性能是接收器系統的關鍵參數之一，因為它描述的是對低電平信號的接收能力，噪聲系數越低，接收器的靈敏度越好。為了實現最優(yōu)的噪聲性能，設計LNA時應該充分考慮器件尺寸（柵寬）和匹配結構以實現理想的噪聲匹配，但同時也要考慮噪聲與回波損耗，線性度和靜態(tài)電流之間的合理折中。LNA器件的小信號等效模型［8］如圖2所示。這個模型包含了柵源電容Cgs，跨導Gm，由寄生電阻Rg，Rd，Rs組成的輸入電阻Rin，輸出電阻rds，還有信號源（Gg+jBg）和串聯負反饋電感Ls。由小信號模型可以清楚的看到器件噪聲內部來源于電阻Rin和rds，外部來源于源電導Gg和負載電阻。

噪聲跟輸入導納有密切的關系，給定器件噪聲參數Rn，Fmin，Γopt，輸入導納對噪聲系數的影響由下列表達式給出［9］：

源導納接近Γopt時可獲得最佳噪聲系數，其值Γopt和Γin主要由器件柵寬和外部源負反饋電感Ls影響。選擇合適的器件尺寸面積（柵寬和Finger個數）最小化輸入電阻Rin，來滿足輸入匹配的同時實現最小噪聲和最佳回波損耗。

圖2　簡化的LNA電路模型

1.3LNA電路拓撲

LNA是接收電路的第1級，其特性對整個系統的噪聲性能產生直接影響。LNA需要具有良好的噪聲系數，并提供足夠的增益，以確保整個接收系統具有最小噪聲系數；同時當接收信號較大時，應有足夠的線性度以減小信號失真。共源共柵電路結構可以降低結電容的米勒效應對寬帶的影響，可用于擴展帶寬，同時又擁有高增益，寬帶寬，穩(wěn)定性好，線性度高等特性，適合用于低噪聲放大電路的設計。

圖3　低噪聲放大器拓撲

設計的改進了電路結構的低噪聲放大器拓撲結構如圖3所示，共源共柵設計的第1級旨在獲得最佳的噪聲系數、輸出阻抗匹配和目標漏源電流（Ids）下的P1 dB。而第2級則是在不影響其它性能的前提下獲取最佳的OIP3性能、輸出匹配和P1 dB。該拓撲結構通過源極電感Ls反饋幾乎可以在所有阻抗下保持穩(wěn)定（在添加級間網絡、輸出網絡、傳輸線路損耗和SMT元件寄生阻抗后，可以實現絕對穩(wěn)定）。On-chip電路為圖中正方形內部的器件，其中包括一個共源共柵放大器（Q1和Q2），一個有源偏置電路，這種配置可以最小化片外電路器件個數，使得片外電路對噪聲系數的影響最小化。有源偏置電路為晶體管Q1提供柵壓偏置，R1，R2電阻分壓式偏置網絡為晶體管Q2提供柵壓偏置，電阻分壓式偏置電壓對輸入輸出三階交調點影響較大，選取電源電壓的一半時可獲得最佳輸入輸出三階交調點。電容C3的變化會對噪聲系數，增益，線性度以及穩(wěn)定性產生明顯影響，選擇合適的值確保在使用頻率范圍內Q2的柵對地射頻短路。

晶體管Q5用耗盡型贗配高電子遷移率晶體管源漏（D-pHEMT）相連，單管導通電壓為1.2 V，反向連接用來作靜電保護。Lin，Lout為扼流電感，C1，C6為隔直電容，同時Lin還作為輸入匹配電感并聯到柵端，用于實現輸入阻抗和噪聲系數源阻抗的匹配，它影響輸入反射系數和噪聲系數，作為無源阻抗匹配網絡需要優(yōu)化到合理的值，輸入匹配網絡由C1、Lin、C2實現，選用高Q元件以獲取最佳的噪聲系數。電路第1第2級之間采用串并聯L3R5網絡，在低頻率時充當低阻抗，而在高頻率時充當高阻抗，提高電路高頻穩(wěn)定，對線性度也有一定影響。第2級采用R3C4串聯反饋結構提高電路穩(wěn)定性，RC串聯反饋結構會降低噪聲系數，因此它通常用在第2級設計中，而不用于第1級設計，這種反饋也有利于OIP3，回波損耗（RL）和增益調整。輸出端采用R6C5串聯接地，這種網絡的作用是在高頻率時充當分流電阻，而在低頻率時充當高阻抗，接地的分流電阻有利于穩(wěn)定設備，增大高頻損耗降低高頻增益，同時提高了高頻的穩(wěn)定性。

1.4高線性實現

以輸出三階交調截取點（OIP3）表征了當有頻率相近信號時，放大器抑制互調失真的能力，輸出三階交調截取點越大，表征放大器抑制雜波的能力越強，線性度越好。帶內和帶外的輸入、輸出端接負載，將直接影響放大器的線性度。放大器的輸入和輸出負載可以通過源和負載牽引技術掃描得到。源與阻抗Zs=64+j44 W完成匹配獲得所需的NF、輸入回波損耗和偏置電流增益后，P1 dB和OIP3將取決于輸出匹配和反饋網絡。通過使用多重反饋網絡結構，利用仿真模型估算在2.5 GHz下兩個相隔5 MHz的音調的OIP3，每個音調的輸入功率為PIN=-20 dBm。圖4在史密斯圖上顯示了負載牽引阻抗，其中的圓表示在2.5 GHz時最佳的OIP3區(qū)域。

圖4　OIP3和輸出功率的仿真負載牽引

2　低噪聲放大器的性能與分析

芯片采用8-pin雙側引腳扁平封裝（DFN），這種封裝能減小芯片外部金屬等許多因素反射引起的噪聲系數惡化和輸入輸出損耗。圖5為版圖照片和封裝后測試電路板照片。測試電路板應用測試板布線的設計旨在盡可能獲得最低噪聲系數和最佳穩(wěn)定性。測試板為在50 mil厚的FR4基底上疊加10 mil厚的Rogers 4350B基板。RF電路中選擇使用Rogers 4350B材料，是由于它具有介電常數（εr）低、介電常數不易受隨溫度變化的影響等特點，能實現最佳的噪聲性能。成本相對較低的FR4材料則用于承載其余壓層，并提高機械剛度和厚度。微帶線寬度和空間設計能夠接受常用的0402尺寸的表面安裝元件，同時維持統一的50 W。覆銅厚度為1.4 mil，可減少電路損耗及其對噪聲系數的累加效應。

圖5　

測試在常溫環(huán)境下進行，使用噪聲系數測試儀（Agilent N8975A）和矢量分析儀（Agilent N9020A）對芯片的噪聲系數，增益，輸入輸出回波損耗，輸出三階交調點，VSWR駐波比等關鍵參數進行測量，電壓供電為5 V，靜態(tài)工作電流為62 mA，芯片的小信號S參數測量結果如圖6所示。

由S參數測試結果可知，輸入輸出回波損耗低，S11、S22小于10 dBm，表明在折中考慮了增益和線性度的前提下實現了很好的輸入輸出匹配。S12小于30 dBm，實現了高反向隔離度的設計，使輸出端功率更少的反射回輸入端，提高放大器的線性度。

圖6　S參數測試結果

電路版圖采用合理的布局，使射頻信號走線盡量短，同時采用雙層金屬走線添加PV層的方式，從而極大減少走線的寄生電感和電阻，而減少射頻輸入端寄生電阻也就減少了走線對噪聲的影響，從而測試得到的噪聲系數接近合理值。在考慮了流片和PCB板損耗之后，測試的噪聲系數（NF）結果如圖7所示，在2.3 GHz到2.7 GHz范圍內，噪聲系數小于0.5 dB，與仿真結果誤差在0.1 dB范圍內，在2.5 GHz時，噪聲系數為4.85dB。圖8為測試的小信號增益（S21），在2.3 GHz到2.7 GHz范圍內，小信號增益大于18.1 dB，增益平坦度小于0.5 dB，與仿真結果存在誤差，比仿真結果小了0.3 dB左右，這些損耗是可以接受的，因為在仿真時沒有完全考慮到無源器件和封裝等因素的反射對電路的影響，在2.5 GHz時，小信號增益為19.02 dB。圖9為輸出三階交調點（OIP3）的測試結果，在2.3 GHz到2.7 GHz范圍內，輸出三階交調點大于36.0 dBm，與仿真結果誤差范圍小于0.5 dBm，主要由增益誤差引起的OIP3誤差。

圖7　噪聲系數測試結果

圖8　增益測試結果

圖9　OIP3測試結果

表1是工作在同一頻率范圍的采用相同工藝的不同低噪聲放大器設計的對比。對比結果表明，改進了電路的低噪聲放大器的設計，更好的兼顧了噪聲系數、增益和輸出三階交調點之間的折中，在實現低噪聲的同時，保證了高增益和高線性度。

表1　低噪聲放大器主要性能對比

3　總結

采用WTK 0.25 μm GaAs增強型贗配高電子遷移率晶體管（E-pHEMT）工藝，設計的一款應用于S波段的高線性低噪聲放大器。測試結果表明在2.3 GHz~2.7 GHz范圍內，噪聲系數低于0.5 dB，增益大于18 dB，輸出三階交調點大于36 dBm，且LNA在18 GHz頻帶范圍內無條件穩(wěn)定。這個設計滿足手持終端對低噪聲放大器的要求，同時由于噪聲系數小于0.5 dB，輸入輸出反射系數小于-10 dB，因此，這款芯片還可用于其他無線通信設備寬頻帶領域，如GPS，北斗導航等接收機中。

參考文獻：

[1]陳駿，李海華.一種S波段低噪聲放大器的設計［J］.電子器件，2013，36（2）：206-210.

[2]Morkner H，Frank M，Millicker D. A High Performance 1.5 dB Low Noise GaAs PHEMT MMIC Amplifier for Low Cost 1.5 Hz~ 8 GHz Commercial Applications［C］//IEEE Microwave and Milli?meter Wave Monolithic Circuits Symposium，1993：13- 16.

[3]Soyuer M，Plouchart J O. A 5.8 GHz I-V Low Noise Amplifier in SiGe Bipolar Technology［C］//1997 IEEE Radio Frequency Inte?grated Circuits，1997：19-22.

[4]Kobayashi K W，Tran L T，Lammert M D. Sub 1.3 dB Noise Fig?ure Direct Coupled MMIC LNAs Using a High Current Gain 1 μm GaAs HBT Technology［C］//GaAs IC Symposium，1997：240-243.

[5]Choi B G，Lee Y S，Park S C. TA Low Noise on-Chip Matched MMIC LNA of 0.76 dB Noise Figure at 5 GHz for High Speed Wireless LAN Applications［C］//GaAs IC Symposium，22nd Pan?uual，2000：143-146.

[6]Chong T，Rendava S. Low Noise Design and Performance of a 1.6 GHz~2.2 GHz Low-Noise High Gain Dual Amplifier in GaAs EPHEMT［C］//AsiaPacific Microwave Conf，2005：1-41.

[7]MAG-635P8，Ultra Low Noise，High Linearity Low Noise Ampli? fier［R］. Data sheet，Avago Technologies.

[8]Michael Golio J. Microwave MESFETs & HEMTs［M］. Artech House，1991：207-237.

[9] HMC60SLP3，GaA s pHEMT MMIC Low Noise Amplifier with By?pass Mode，2.3 GHz~2.7 GHz［R］. Data Sheet，Hittite.

[10] Peng Yangyang，Lu Kejie，Sui Wenquan. A Low Power 2.5 G~ 5 GHz Low-Noise Amplifier Using 0.5-μm GaAs pHMET Technol?ogy［J］. Journal of Semiconductors，2012，33（10）：62-65.

張勝標（1990-），男，廣東梅州人，廣東工業(yè)大學信息工程學院在讀碩士研究生，主要研究方向為射頻集成電路設計，shengbiaozhang@foxmail.com；

章國豪（1964-），男，美籍華人，廣東工業(yè)大學信息工程學院教授，主要研究方向為射頻、微波及毫米波單片電路及組件。

A High Performance Synthesizer Design Based on DDS Driving PLL

FU Qianhua1，2*，YI Miao3

（1.School of Electrical Engineering and electronic Information，Xihua University，Chengdu 610039，China；
2.School of Information and Software Engineering，University of Electronic Science and Technology of China，Chengdu 610054，China；3.College of Physics and Technology，Yichun University，Yichun Jiangxi 336000，China）

Abstract：A high resolution P-band synthesizer with low spurious and low phase noise was developed for fitting to all types of CDMA RF transceiver LO application requirements. The characteristic that DDS output signal has high resolution and PLL has narrowband tracking filter was full used，the defect of DDS was avoided，which narrow band spurious are hardly eliminated，the wideband spurious of DDS that caused by DAC nonlinearity and amplitude quan?tization error are restrained effective，through frequency planning and parameters configuration. The feasibility of scheme is analyzed by simulation，a synthesizer sample is developed and tested. The result shows its output frequen?cy range is 755 MHz～765 MHz，frequency resolution is 100.5 kHz，spurious is better than -71 dBc，phase noise is better than -105 dBc/Hz@1 kHz.

Key words：communication technology；spurious suppression；frequency synthesis；phase noise；phase locked loop EEACC：1230

doi：10.3969/j.issn.1005-9490.2016.01.013

收稿日期：2015-04-14修改日期：2015-05-19

中圖分類號：TN722.3

文獻標識碼：A

文章編號：1005-9490（2016）01-0057-05