韋 悠, 林 凡

(北京理工大學(xué) 宇航學(xué)院，北京 100081)

基于FPGA的電動(dòng)舵機(jī)控制器設(shè)計(jì)

韋 悠, 林 凡

(北京理工大學(xué) 宇航學(xué)院，北京 100081)

針對(duì)傳統(tǒng)的電動(dòng)舵機(jī)控制器控制周期長(zhǎng)的問(wèn)題，提出了一種基于FPGA的電動(dòng)舵機(jī)控制器設(shè)計(jì)方案。在完成硬件設(shè)計(jì)的基礎(chǔ)上，通過(guò)建立高速浮點(diǎn)運(yùn)算模塊，解決了FPGA無(wú)法直接進(jìn)行浮點(diǎn)運(yùn)算的問(wèn)題，從而實(shí)現(xiàn)了不完全微分PID控制，并給出了具體的控制周期和控制延遲。與傳統(tǒng)的基于DSP的電動(dòng)舵機(jī)控制器進(jìn)行對(duì)比試驗(yàn)，試驗(yàn)結(jié)果表明，所提控制器設(shè)計(jì)方案能夠有效縮短控制周期，提高控制效率，優(yōu)化控制效果。

電動(dòng)舵機(jī)控制器；控制周期；FPGA；浮點(diǎn)運(yùn)算

0 引言

電動(dòng)舵機(jī)控制系統(tǒng)為導(dǎo)彈的運(yùn)動(dòng)執(zhí)行機(jī)構(gòu)，是導(dǎo)彈制導(dǎo)回路的重要組成部分，決定導(dǎo)彈制導(dǎo)回路的性能，在導(dǎo)彈制導(dǎo)回路中有著重要意義。電動(dòng)舵機(jī)控制系統(tǒng)主要由控制器、驅(qū)動(dòng)器、伺服電機(jī)、減速傳動(dòng)機(jī)構(gòu)和位置傳感器組成，是一個(gè)典型的位置控制系統(tǒng)。

隨著電動(dòng)舵機(jī)控制技術(shù)的不斷發(fā)展，對(duì)控制器的運(yùn)行速度、控制周期的要求越來(lái)越高，順序結(jié)構(gòu)的數(shù)字信號(hào)處理器(DSP)已經(jīng)不能夠滿足高速實(shí)時(shí)控制的要求。而現(xiàn)場(chǎng)可編程門陣列(FPGA)通過(guò)硬件語(yǔ)言將控制算法與功能以集成電路的形式實(shí)現(xiàn)，嚴(yán)格按照時(shí)序控制硬件電路完成各項(xiàng)指令，這種直接通過(guò)底層硬件來(lái)實(shí)現(xiàn)特定功能的方式，比基于軟件的實(shí)現(xiàn)方式運(yùn)行速度更快，而且在硬件層面上控制輸入和輸出能夠提高系統(tǒng)的響應(yīng)速度[1-3]。同時(shí)，利用FPGA硬件并行的優(yōu)勢(shì)，在每個(gè)時(shí)鐘周期內(nèi)完成更多的處理任務(wù)，使FPGA擁有不遜色于DSP的運(yùn)算能力。但是，并行結(jié)構(gòu)在實(shí)現(xiàn)特定功能時(shí)對(duì)時(shí)序有著嚴(yán)格的要求，尤其是在控制算法的實(shí)現(xiàn)過(guò)程中，時(shí)序控制與運(yùn)算結(jié)果的正確與否有著直接的聯(lián)系。所以，F(xiàn)PGA在控制算法的實(shí)現(xiàn)上相比DSP有一定的難度。對(duì)于一些舵機(jī)控制器的幾何空間相對(duì)富裕的應(yīng)用場(chǎng)合，DSP加FPGA的解決方案是一個(gè)較為理想的選擇，但空間要求嚴(yán)格的情況下，充分利用FPGA的片上資源，采用單一FPGA為舵機(jī)控制器，既縮短了控制周期又節(jié)省了空間[4]。

本文主要研究了基于FPGA的電動(dòng)舵機(jī)控制器的設(shè)計(jì)，在完成硬件設(shè)計(jì)的基礎(chǔ)上，介紹了FPGA實(shí)現(xiàn)高速浮點(diǎn)運(yùn)算的方法，并以此為基礎(chǔ)，完成了控制算法的實(shí)現(xiàn)，并通過(guò)試驗(yàn)驗(yàn)證設(shè)計(jì)的可行性。

1 控制器硬件結(jié)構(gòu)

基于FPGA的電動(dòng)舵機(jī)控制器的結(jié)構(gòu)如圖1所示，控制器由FPGA、串口隔離芯片和ADC組成。FPGA作為核心器件，選擇Altera公司的Cyclone IV系列的EP4CE6E22C8芯片，該型號(hào)FPGA包括6772個(gè)邏輯單元，以9-Kbit模塊構(gòu)成的276Kbits嵌入式存儲(chǔ)器，2個(gè)鎖相環(huán)以及30個(gè)9×9嵌入式乘法器。內(nèi)部主要?jiǎng)澐譃?個(gè)模塊，接收上位機(jī)指令的串行通信接口模塊、控制ADC采樣并接收其結(jié)果的ADC采樣控制模塊、控制算法模塊以及用來(lái)給出控制信號(hào)的PWM模塊。

圖1 控制器結(jié)構(gòu)Fig.1 Composing of actuator control

串口隔離芯片實(shí)現(xiàn)了RS-422/485標(biāo)準(zhǔn)格式數(shù)據(jù)的接收與發(fā)送，并通過(guò)串行通信接口模塊完成FPGA與上位機(jī)之間的數(shù)據(jù)傳輸。這種設(shè)計(jì)在節(jié)約片上資源、簡(jiǎn)化程序的同時(shí)，也保證了通信速率和傳輸距離。

ADC選用AD7606-4，該芯片是4通道16位雙極性輸入同步采樣ADC，模擬電壓出入范圍±10V或±5V，能夠同時(shí)對(duì)4路模擬通道進(jìn)行采樣，而且模擬信號(hào)輸入端還配有二階巴特沃斯低通濾波器。通過(guò)ADC采樣控制模塊產(chǎn)生1MHz的同步時(shí)鐘信號(hào)，控制AD7606-4工作在4倍過(guò)采樣模式下，完成1次采樣用時(shí)22μs。ADC的采樣周期通常也代表了控制器的控制周期，采樣周期越小，數(shù)字控制的效果越接近于連續(xù)控制，控制系統(tǒng)的線性度越高。

2 浮點(diǎn)運(yùn)算及控制算法的實(shí)現(xiàn)

2.1 浮點(diǎn)運(yùn)算子模塊的建立

文獻(xiàn)[5]中計(jì)算過(guò)程全部是用整數(shù)來(lái)完成，在舵偏角解算的時(shí)候，容易造成較大的解算誤差，影響控制精度。因此，浮點(diǎn)運(yùn)算對(duì)于精確位置控制有著重要意義。

FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算需要建立對(duì)應(yīng)的浮點(diǎn)運(yùn)算模塊，這些浮點(diǎn)運(yùn)算模塊采用具有一定輸出延遲的流水線結(jié)構(gòu)來(lái)搭建，通過(guò)增加流水線的級(jí)數(shù)能夠提高單位時(shí)間內(nèi)執(zhí)行指令的數(shù)目，從而提高系統(tǒng)的數(shù)據(jù)吞吐率。一般來(lái)說(shuō)，離散后的控制算法僅需要加減法和乘法便可實(shí)現(xiàn)，由此建立與之相對(duì)應(yīng)的浮點(diǎn)加減法運(yùn)算模塊和乘法運(yùn)算模塊[6-8]，同時(shí)，由于浮點(diǎn)運(yùn)算使用IEEE-754標(biāo)準(zhǔn)[9]的單精度浮點(diǎn)數(shù)來(lái)完成，所以還需要將整數(shù)轉(zhuǎn)換為浮點(diǎn)數(shù)以及將浮點(diǎn)數(shù)轉(zhuǎn)換為整數(shù)的轉(zhuǎn)換模塊 。

以浮點(diǎn)乘法為例，使用ModelSim對(duì)其進(jìn)行仿真，仿真結(jié)果如圖2所示。圖2中，clk表示時(shí)鐘信號(hào)，dataa和datab表示被乘數(shù)和乘數(shù)，result表示計(jì)算結(jié)果。從波形可以看出，該模塊具有5個(gè)時(shí)鐘周期的輸出延遲。得益于其流水線結(jié)構(gòu)，每個(gè)時(shí)鐘周期均能夠開(kāi)始下一次運(yùn)算，并在5個(gè)時(shí)鐘周期后得到運(yùn)算結(jié)果。其他浮點(diǎn)運(yùn)算模塊均具有與之相同的特點(diǎn)，僅在輸出延遲上有所不同，各模塊的端口定義以及輸出延遲如圖3所示。

圖2 浮點(diǎn)乘法運(yùn)算模塊仿真波形Fig.2 Floating point multiply module simulation waveform

圖3 浮點(diǎn)運(yùn)算模塊端口及輸出延遲Fig.3 Ports and clock cycles of floating point algorithm modules

2.2 不完全微分PID模塊設(shè)計(jì)

首先，控制模塊需要將串口指令與ADC采樣結(jié)果解算成實(shí)際角度，不同解算方式在整理后均可以得到式(1)的形式，cmd和ad分別為串口指令和ADC采樣結(jié)果，θc和θ分別表示指令角度和舵偏角。

(1)

由式(2)可以得到誤差e

e=θc-θ=kc·cmd-k·ad+(bc-b)

(2)

由于bc和b均為常數(shù)，令be=bc-b可以得到

e=θc-θ=kc·cmd-k·ad+be

(3)

對(duì)比式(1)與(3)可以發(fā)現(xiàn)，若先分別將θc和θ算出，再計(jì)算誤差e需要計(jì)算2次乘法和3次加減法，而直接計(jì)算誤差e則可以少進(jìn)行1次加減法運(yùn)算。在得到誤差e之后，使用不完全微分的PID算法計(jì)算得到控制量。

不完全微分的PID算法傳遞函數(shù)如式(4)所示

(4)

其中，kp為比例系數(shù)，Ti為積分時(shí)間，Td為微分時(shí)間，kd為微分增益，將式(4)分為比例積分和不完全微分兩部分。

(5)

(6)

(7)

(8)

(9)

綜合式(3)和式(9)，完成1次PID運(yùn)算需進(jìn)行8次加減法和6次乘法運(yùn)算，通過(guò)調(diào)用運(yùn)算子模塊，分配運(yùn)算次序，最終完成1次PID運(yùn)算耗時(shí)75個(gè)時(shí)鐘周期。設(shè)計(jì)中使用的FPGA時(shí)鐘頻率為50MHz，則完成1次PID運(yùn)算耗時(shí)1.5μs，及在ADC采樣結(jié)束1.5μs后，控制器給出控制信號(hào)。

3 試驗(yàn)結(jié)果及分析

試驗(yàn)分別使用基于FPGA和DSP的控制器在空載條件下對(duì)舵機(jī)進(jìn)行控制，而且僅對(duì)比例系數(shù)進(jìn)行整定。試驗(yàn)使用的DSP型號(hào)為TMS320F28335，設(shè)計(jì)目標(biāo)是同時(shí)對(duì)4路舵機(jī)進(jìn)行控制，為了保證在控制周期內(nèi)完成4路ADC采樣結(jié)果的讀取、濾波以及控制量的解算，控制周期取為200μs。

首先通過(guò)測(cè)試系統(tǒng)輸入頻率為1Hz的方波并記錄下舵機(jī)的位置反饋信號(hào)，獲得舵機(jī)的階躍特性曲線如圖4所示。從圖4中可以看出，在DSP的控制下舵機(jī)上升時(shí)間相對(duì)較短，但是超調(diào)量超過(guò)了0.75°，而在FPGA的控制下舵機(jī)的超調(diào)量不超過(guò)0.5°。

圖4 舵機(jī)的階躍響應(yīng)曲線Fig.4 Actuator’s step responses

分別輸入正弦掃頻信號(hào)，得到舵機(jī)的頻率特性曲線如圖5、圖6所示，并且觀察時(shí)域響應(yīng)，以輸入信號(hào)幅值為2°的1Hz正弦信號(hào)下的響應(yīng)曲線如圖7所示為例說(shuō)明。從圖5和圖6中可以看出，在FPGA和DSP控制下，舵機(jī)的幅頻寬基本相同，F(xiàn)PGA控制的諧振峰值低于DSP控制，相頻寬分別為17Hz和20Hz。DSP控制下舵機(jī)的帶寬略優(yōu)于FPGA，但振蕩嚴(yán)重。且從圖7可以看出，DSP控制下舵機(jī)的響應(yīng)曲線失真率相對(duì)較高。結(jié)合階躍特性測(cè)試的結(jié)果，可以得出結(jié)論，基于FPGA的電動(dòng)舵機(jī)控制器控制周期相對(duì)較短，控制信號(hào)更新速率快，能夠較好地抑制超調(diào)，控制算法參數(shù)的整定也相對(duì)簡(jiǎn)單。對(duì)比試驗(yàn)中使用的FPGA體積約為DSP的2/3，價(jià)格近似DSP的1/2。

圖5 FPGA控制下舵機(jī)的頻率特性曲線Fig.5 Actuator’s frequency response controlled by FPGA

圖6 DSP控制下舵機(jī)的頻率特性曲線Fig.6 Actuator’s frequency response controlled by DSP

圖7 1Hz正弦信號(hào)跟蹤效果Fig.7 1Hz sine signal tracking responses

4 結(jié)論

本文針對(duì)電動(dòng)舵機(jī)控制器設(shè)計(jì)問(wèn)題，采用高速并行的FPGA作為控制器核心，開(kāi)展FPGA高速浮點(diǎn)運(yùn)算方法研究，建立浮點(diǎn)運(yùn)算子模塊，并通過(guò)浮點(diǎn)運(yùn)算模塊完成控制算法，實(shí)現(xiàn)電動(dòng)舵機(jī)控制，達(dá)到了縮短舵機(jī)控制周期和提高控制精度的目的。通過(guò)對(duì)比試驗(yàn)，驗(yàn)證了設(shè)計(jì)的可行性。由試驗(yàn)結(jié)果可以看出，控制周期和控制量更新延遲的縮短，使得控制算法參數(shù)整定變得相對(duì)容易。

[1] Introduction to FPGA Technology: Top 5 Benefits [EB/OL]. 2012.

[2] Jamali M M, Tran B J. FPGA based sensory/actuation embedded system[C]//2008 IEEE National Aerospace and Electronics Conference,2008:246-249.

[3] 楊海鋼, 孫嘉斌, 王慰. FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J]. 電子與信息學(xué)報(bào), 2010, 32(3):714-727.

[4] 楊運(yùn), 廖勇, 李凡. 基于FPGA的無(wú)刷直流電機(jī)舵機(jī)控制器設(shè)計(jì)[J]. 微電機(jī), 2010, 43(3):48-51.

[5] 鄧健輝. 基于FPGA的電動(dòng)舵機(jī)控制器設(shè)計(jì)[D]. 哈爾濱工業(yè)大學(xué),2011.

[6] Langhammer M, Pasca B. Design and implementation of an embedded FPGA floating point DSP block[C]//IEEE, Symposium on Computer Arithmetic. IEEE Computer Society, 2015:26-33.

[7] Baesler M, Voigt S O, Teufel T. An IEEE 754-2008 decimal parallel and pipelined FPGA floating-point multiplier[C]//Field Programmable Logic and Applications (FPL), 2010 International Conference on. IEEE, 2010:489-495.

[8] Liu H K, Kang X G, Wang S. The FPGA implementation of single-precision floating-point adder[J]. Advanced Materials Research, 2014, 1008-1009:668-671.

[9] IEEE Standards Committee.IEEE Std 754-2008, IEEE standard for floating-point arithmetic[S].2008.

[10] 張宇河,董寧. 計(jì)算機(jī)控制系統(tǒng)(修訂版)[M]. 北京：北京理工大學(xué)出版社, 2007: 108-110.

FPGA-based Electric Actuator Controller Design

WEI You, LIN Fan

(School of Aerospace Engineering, Being Institute of Technology，Beijing 100081，China)

An FPGA based actuator controller design is put forward regarding the problem of long control period for traditional actuator control. After the hardware components were decided, floating point algorithm modules, which are used to solve the problem that most FPGAs do not support IEEE 754 single-precision floating-point natively, were built to realize incomplete differential PID control method. Moreover, the control period and control latency are defined. Compared with the traditional DSP-based actuator controller, the experiment results show that the design approach proposed in this paper can shorten control period and improve control efficiency. At the same time, the actuator’s performance is optimized.

Electric actuator controller; Control period; FPGA; IEEE 754 floating-point arithmetic

10.19306/j.cnki.2095-8110.2016.05.015

2015-06-23；

2015-07-01。

韋悠(1989 - )，男，碩士，主要從事舵機(jī)控制系統(tǒng)方面的研究。E-mail:weiyou5905@163.com

TP273

A

2095-8110(2016)05-0075-04