海裝裝備采購中心 阮 進

中電集團10所 鄧 欣

基于DSP的多串口軍事通信系統(tǒng)的設計方法

海裝裝備采購中心 阮 進

中電集團10所 鄧 欣

針對軍事通信系統(tǒng)中數字信號處理器（Digital Signal Process，簡稱DSP）的外設串口資源的有限，不適用與多個外部設備通信的情況，提出了一種DSP多串口軍事通信系統(tǒng)的設計方法，不但實現了DSP外部串口的擴展，并保證在大數據量、多串口通信情況下軍事通信系統(tǒng)的高效可靠的數據傳輸性能。通過實際測試驗證了該方法的有效性。

DSP；多串口通信；ST16C554

1 引言

隨著電子技術的日益發(fā)展，DSP作為一種運算速度快、處理功能強大的單片微處理器，已廣泛應用于控制系統(tǒng)、電氣設備、信號處理及通信系統(tǒng)等領域。尤其在實時信號處理和綜合控制方面，當DSP作為通信數據處理的核心處理器時，常需與多個外部設備進行串口通信，但DSP的串行外設接口資源的有限成為多串口通信處理的瓶頸。如何擴展DSP的串行外設接口，保證多串口通信的快速、穩(wěn)定和可靠，成為系統(tǒng)設計的關鍵。

近年來，DSP串口擴展的設計方法得到了大量的研究和應用[1～4]，尤其在軍事通信系統(tǒng)中，為保證多通信單元間的高速、穩(wěn)定、可靠的數據傳輸，多串口通信設計方法也得到了深入研究。經典設計方法有采用現場可編程門陣列（FPGA）實現串口數據的收發(fā)和存儲[1,2]，該方法成本低，但編程復雜、開發(fā)周期長、可靠性低；文獻[3]采用異步通信芯片ST16C554實現串口數據的收發(fā)和存儲，再通過FPGA邏輯電路進行多串口中斷管理，ST16C554芯片的串口通信處理可靠性高，開發(fā)設計簡單，但其發(fā)送/接收緩存單元(FIFO)的空間有限，當大量數據經多串口同時傳輸時會出現數據丟失情況，限制了DSP的串口通信能力。

基于軍事通信系統(tǒng)對數據傳輸高穩(wěn)定性和低誤碼率的要求，本文提出一種DSP多串口軍事通信系統(tǒng)設計方法。該方法可實現DSP串口擴展，并保證快速、可靠的通信傳輸。通過實際設備檢測，驗證了該通信系統(tǒng)具有高效穩(wěn)定的數據通信性能。

2 DSP串口擴展總體設計

本設計主要由中斷管理單元和全局異步發(fā)送接收（UART）單元兩部分構成，如圖1所示的DSP多串口通信系統(tǒng)原理框圖。通信系統(tǒng)中可有多個UART單元，一個UART單元收發(fā)四個外部串口數據，當每接收到一串口數據時，UART單元將產生一中斷請求信號INTi(i=1,2…n)，送至中斷管理單元。中斷管理單元采用多串口共享一個中斷源的方式來管理多串口通信，先從UART單元取出串口數據存入對應的存儲器，并將各串口中斷請求通過中斷處理后輸出串口通信中斷信號D_INT，作為DSP的外部中斷。DSP響應中斷，從FPGA中查詢8位串口中斷狀態(tài)標志字IFAG，選擇當前優(yōu)先級最高的串口進行通信。完成通信后，清除中斷狀態(tài)標志字的相應位，重新開啟中斷。

圖1 DSP多串口通信系統(tǒng)原理框圖

3 硬件電路設計

3.1 UART單元

UART單元主要實現各串口數據的收發(fā)功能。選取EXAR公司生產的全局異步收發(fā)芯片ST16C554，增加擴展串口通道。外部串行接口多為可靠性高的RS422標準差分電平信號，可采用Maxim公司的標準RS422電平轉換器，將串口信號轉為TTL電平后送至ST16C554。

（1）RS422電平轉換器MAX3462

電路設計可根據電平要求、傳輸速率等因素選擇不同型號的MAX系列芯片。本文設計選取型號MAX3462，該芯片為高速差分RS422/RS485標準電平轉換器，具有高達20Mbps數據傳輸速率，采用全雙工傳輸方式，接收具有失效保護的功能，具有較強差分驅動能力，適用于高速數據傳輸和較遠距離數據傳輸。

（2）異步串口通信芯片ST16C554

ST16C554芯片為一種應用廣泛的全局異步收發(fā)器，具有四個通道獨立接收發(fā)送數據，數據傳輸速率最高為1.5Mbps（外部晶振為24M），波特率和數據收發(fā)格式可編程設置，具有最高16字節(jié)收發(fā)緩存FIFO，且有1、4、8、14字節(jié)四個可選擇的中斷觸發(fā)深度。

（3）UART單元接口設計

圖2 UART單元原理框圖

如圖2所示，ST16C554芯片的四個收發(fā)通道經MAX3462連至外部串口，數據/地址總線和其他控制信號均與FPGA的I/O相連。ST16C554的時鐘可由晶振或FPGA產生的時鐘供給。

3.2 中斷管理單元

中斷管理單元主要由FPGA邏輯電路設計實現其各項功能。

（1）多串口數據存儲

由于ST16C554芯片只有16字節(jié)的緩存空間，當幾個串口均有大數據量的通信時，會產生數據丟失。本設計采用在FPGA內部建立緩存空間，給各串口均配有一個雙端口RAM(DPRAM)。DPRAM包含兩個獨立的端口，共用一塊地址空間，兩端口均可向這塊空間里寫數據或從中讀取數據，這里采用先讀后寫模式，并根據各串口一次收發(fā)數據量情況設定空間容量用來存儲串口數據。

由各UART單元輸出的中斷請求信號INT1～INTn進入FPGA后，首先進行鍵寬處理，延遲100ns后輸出，以避免信號中的毛刺引起中斷觸發(fā)。FPGA根據各串口的中斷請求信號從ST16C554的總線讀取接收到的數據，將其存入對應的DPRAM中。

（2）多串口中斷管理設計

本設計采用一個中斷源管理多串口通信的方法。鍵寬后的各串口中斷請求信號相或產生F_INT信號，同時設置8位串口狀態(tài)標志字IFAG（每一位代表一串口中斷請求標志）。

圖3 中斷管理狀態(tài)圖

當DSP準備好進行串口通信時，控制FPGA產生一中斷允許信號INT_EN。中斷管理單元根據INT_EN信號和F_INT信號產生送至DSP的串口通信中斷信號D_INT。中斷管理時序如圖3所示，在DSP進入中斷服務程序期間， INT_EN設置為0，禁止中斷管理模塊產生新的DSP中斷信號；若此時有新的串口中斷請求產生，中斷管理單元將鎖存該中斷信號，一直等待DSP結束上一中斷服務程序，INT_EN被重置為1，便產生新的DSP中斷信號D_INT，觸發(fā)DSP響應中斷，接收新的串口數據。

D_INT信號的產生由FPGA設計一個8位狀態(tài)機實現。中斷管理狀態(tài)圖（描述8位狀態(tài)機的轉換）如圖4所示。狀態(tài)機由XCLK驅動，XCLK為FPGA通過分頻生成的1MHz時鐘，即△t＝1μs。在退出中斷時，將INT_EN設置為1，從狀態(tài)S3轉換到狀態(tài)S0，經歷5個狀態(tài)轉換，時間延遲td=5△t＝5μs，確保當前中斷完全退出。F_INT鎖存中斷請求，以確保下一中斷能獲得響應。

圖4 中斷管理時序圖

4 軟件設計

該DSP多串口通信系統(tǒng)的軟件主要為DSP的編程軟件，關于多串口通信的軟件設計包括ST16C554的初始化、多串口數據收發(fā)等。

DSP需對各ST16C554的每個串口進行初始化，初始化內容包括：（1）設置串口波特率；（2）設置傳輸數據格式；（3）選擇收發(fā)緩存單元FIFO的工作模式；（4）允許接收保持寄存器中斷。

DSP的多串口通信軟件流程如下：（1）DSP外設中斷初始化；（2）設置FPGA的中斷允許信號INT_EN=1；（3）當有串口中斷時，進入中斷服務程序，設置INT_EN=0；（4）根據串口狀態(tài)標志字從相應的DPRAM中讀取串口數據；當多個串口通道同時收到數據時，DSP根據系統(tǒng)設定的串口通信優(yōu)先級選取優(yōu)先級高的串口先進行通信；（5）串口數據接收完成后，退出中斷服務程序；當DSP準備接收下一串口中斷時，重新設置INT_EN=1。

5 測試結果及分析

對本文設計的DSP多串口通信系統(tǒng)進行測試，測試結果如下：

表2 本文方法測試結果

由表2可見，對于單通道和多通道同時工作情況，串口通信不受字節(jié)長度影響，均能正確接收，驗證了本文方法具有良好的多串口通信性能，滿足DSP通信系統(tǒng)的實際需要。

6 結束語

為實現在軍事通信系統(tǒng)中DSP的多串口通信，本文設計了一種基于ST16C554芯片的串口擴展方法。該設計主要由UART單元和中斷管理單元兩部分構成，UART單元完成串口數據的收發(fā)功能，中斷管理單元實現多串口通信的管理。本方法解決了大數據量的多串口通信的數據丟失情況，提高了串口中斷響應速度，適用于DSP與外部多個設備的數據通信。

[1]董長富,郭超平,宋渝.基于FPGA的多串口模塊的設計和實現[J].電子元器件應用,2006,11(8):43-46.

[2]趙權,劉翠玲.基于FPGA的通用異步收發(fā)機的設計[J].北京工商大學學報,2008,26(1):53-56.

[3]黃鄭,夏建剛.在CPLD管理下實現高效多串口中斷源[J].單片機與嵌入式系統(tǒng)應用,2002,10:34-36.

[4]張曉峰,李悅麗,黎向陽,張強.一種基于FPGA和SC16C554實現多串口通信的方法[J].電子技術,2009,6.

通過調整神經網絡隱含層神經元的個數進行多次的模擬，發(fā)現隱含層神經元個數為3～5時迭代次數少，擬合效果好，因此選擇隱含層神經元數量為3個是合理的，具體情況如表1所示。將采集到的數據經過歸一化處理之后對神經網絡進行訓練，得到了符合要求的神經網絡模型，這個模型完整地模擬了研磨機隨著磨盤的磨損導致研磨時間的變化，能夠很好地優(yōu)化整個研磨機的工作過程。

表1 不同隱含層神經元數據擬合情況

參考文獻

[1]周以亮.燈飾研磨機的數控系統(tǒng)設計[D].杭州電子科技大學,2014.

[2]王遠隆.BP神經網絡控制應用的基本問題[J].機械與電子,2010(S1): 119-124.

[3]Xiaotai Wu,Yang Tang,Wenbing Zhang. Stability analysis of switched stochastic neural networks with time-varying delays[J].Neural Networks,2014,51.

[4]劉寶.基于AT91SAM9261的嵌入式水晶磨削控制系統(tǒng)的研究與開發(fā)[D].重慶大學,2012.

朱詩榜（1992—），浙江溫州人，在讀碩士，現就讀于杭州電子科技大學。

4.結論

通過對水晶研磨機的研磨時間的分析，建立了BP神經網絡模型，