2015年12月7日，Cadence Design System， Inc.（現(xiàn)已正式更名為楷登電子）正式推出Cadence Palladium Z1企業(yè)級硬件仿真加速平臺。Palladium Z1企業(yè)級硬件仿真加速平臺可以真正實現(xiàn)數(shù)據(jù)中心資源利用率最大化，仿真處理能力是上一代產(chǎn)品的 5倍，平均工作負(fù)載效率比最直接競爭對手高出 2.5倍。Palladium Z1平臺憑借企業(yè)級的可靠性和可擴展性，最多能同時處理 2304個并行作業(yè)，容量可擴展到 92億門，充分滿足市場對硬件仿真加速技術(shù)不斷發(fā)展的需求。這種硬件仿真加速技術(shù)被全球設(shè)計團隊有效地用于驗證日趨復(fù)雜的系統(tǒng)級芯片（SoC）。

Palladium Z1平臺采用基于機架的刀片式架構(gòu)，占地面積縮小至 Palladium XP II平臺的 92%，但容量密度卻達(dá)到 Palladium XP II平臺的 8倍。Palladium Z1平臺針對仿真資源利用率進(jìn)行了專門優(yōu)化，并且在運行時段提供了獨有的虛擬外設(shè)重定位功能和有效資源自動分配功能，從而避免了重新編譯。通過海量并行處理器架構(gòu)，Palladium Z1平臺的用戶粒度優(yōu)于最直接競爭對手 4倍。