吉林大學(xué)電子科學(xué)與工程學(xué)院 胡冰妍 常玉春 李海彬

壓控電流源補(bǔ)償無片外電容LDO

吉林大學(xué)電子科學(xué)與工程學(xué)院 胡冰妍 常玉春 李海彬

LDO具有電路簡單，高電源抑制比，面積小等優(yōu)點(diǎn)。但是在節(jié)約成本的前提下提高LDO的穩(wěn)定性始終是一個(gè)難題。本文采用的LDO為VCCS補(bǔ)償方式。這種方式可以有效提高環(huán)路穩(wěn)定性，減小片上電容面積。

LDO；片上補(bǔ)償電容；VCCS；頻率補(bǔ)償

LDO（Low Dropout Voltage Linear Regulator），即線性穩(wěn)壓器，是一種常見的電源管理芯片，它具有集成度高，電源抑制比值高，噪聲低等優(yōu)點(diǎn)，廣泛地應(yīng)用在直流供電系統(tǒng)中。傳統(tǒng)LDO為了保持環(huán)路的穩(wěn)定性，需要在片外加一個(gè)電容。近年來，隨著手持智能終端的迅猛發(fā)展，無片外電容LDO應(yīng)運(yùn)而生。然而，由于片上無法集成大尺寸電容，導(dǎo)致系統(tǒng)穩(wěn)定性變差。針對這個(gè)問題，本文采用了壓控電流源（VCCS）補(bǔ)償?shù)姆椒?，?shí)現(xiàn)用極小的片上電容（本文采用了0.9pF的電容)產(chǎn)生零點(diǎn)從而進(jìn)行頻率補(bǔ)償，從而使整個(gè)電路系統(tǒng)達(dá)到穩(wěn)定。同時(shí)，本方法減小了版圖面積，降低了芯片成本。

VCCS方案進(jìn)行頻率補(bǔ)償?shù)腖DO的設(shè)計(jì)的核心思想是在所加入的VCCS模塊中通過1：m電流鏡鏡像，將流經(jīng)片內(nèi)電容C1的電流信號sC1VOUT放大m倍，進(jìn)而將C1產(chǎn)生的零點(diǎn)放大m倍，這就意味著可以使用極小的片內(nèi)補(bǔ)償電容即可產(chǎn)生所需的零點(diǎn)。同時(shí)VCCS模塊中的跨導(dǎo)增強(qiáng)型放大器將VCCS產(chǎn)生的極點(diǎn)推到高頻處，從而實(shí)現(xiàn)系統(tǒng)的穩(wěn)定性。本設(shè)計(jì)的LDO輸入電壓為1.2V，輸出電壓為1.8V，最大負(fù)載電流30mA，環(huán)路帶寬1MHz，相位裕度大于40°，片上補(bǔ)償電容為0.9pF，輸出電容為1nF,LDO本身功耗為112μA。

1 LDO的結(jié)構(gòu)和工作原理

如圖1所示，本設(shè)計(jì)的LDO線性穩(wěn)壓器主要由誤差放大器（EA）、功率調(diào)整管Mp、基準(zhǔn)電壓源Vref、反饋比例電阻網(wǎng)絡(luò)R1，R2和VCCS補(bǔ)償模塊等組成。通過反饋網(wǎng)絡(luò)將反饋電壓輸入到誤差比較器的同相端，與負(fù)相端的基準(zhǔn)電壓源進(jìn)行比較。兩電壓差值通過誤差放大器的放大后直接控制功率調(diào)整元件的柵源電壓，通過改變調(diào)整元件的導(dǎo)通狀態(tài)來控制LDO的輸出端，從而在電源電壓或負(fù)載電流變化時(shí)獲得穩(wěn)定的輸出電壓值。

（1）誤差放大器

本文中的誤差放大器如圖2所示。誤差放大器采用的是兩級誤差放大器，第一級差分輸入單端電流鏡輸出，第二級則是共源放大器。

（2）VCCS頻率補(bǔ)償電路

由下圖1可知，VCCS模塊相當(dāng)于一個(gè)電容并聯(lián)在Rf1兩端，這將產(chǎn)生一個(gè)零點(diǎn)對反饋環(huán)路進(jìn)行補(bǔ)償。

圖3為VCCS模塊的示意圖。由圖3可知：

圖1 LDO整體結(jié)構(gòu)示意圖

圖2 誤差放大器示意圖

圖3 VCCS結(jié)構(gòu)示意圖

由公式 (1)(2)(3)可推導(dǎo)出：

由于：

再由于1：m電流鏡的作用，C1的作用被放大m倍。跨導(dǎo)放大器，電流鏡以及較大的Rf1共同作用減小了C1的數(shù)值。所以本設(shè)計(jì)僅使用0.9pF的片上電容來補(bǔ)償LDO環(huán)路的穩(wěn)定性。

由圖1和圖3知，VCCS產(chǎn)生的零點(diǎn)為：

由公式(5)可知，零點(diǎn)的位置可由Rf，m和C1共同調(diào)節(jié)，這就實(shí)現(xiàn)了用較小電容得到較大零點(diǎn)的目的。本文的LDO主極點(diǎn)為負(fù)載電容極點(diǎn)，次極點(diǎn)為功率管極點(diǎn)。VCCS產(chǎn)生的零點(diǎn)將在次極點(diǎn)位置進(jìn)行補(bǔ)償。

2 仿真驗(yàn)證

2.1 AC仿真驗(yàn)證

電路設(shè)計(jì)完成后，將要進(jìn)行AC仿真，DC仿真，TRAN仿真等來驗(yàn)證電路的性能。AC仿真為交流小信號仿真。本文應(yīng)用的AC仿真頻率范圍為1Hz至1GHz。

圖4 負(fù)載為6k時(shí)電路的AC仿真結(jié)果

圖5 負(fù)載為60Ω的電路AC仿真結(jié)果

LDO環(huán)路在6kΩ（見圖4）電阻負(fù)載情況下的仿真結(jié)果為環(huán)路增益102dB，帶寬910kHz，環(huán)路相位裕度40.17°。

LDO環(huán)路在AC仿真中（見圖5）60Ω電阻負(fù)載情況下，環(huán)路增益100dB，帶寬4.76MkHz，環(huán)路相位裕度82.5°。

2.2 TRAN仿真驗(yàn)證

瞬態(tài)仿真是為驗(yàn)證電路的負(fù)載跳變穩(wěn)定性，輸出電流的周期為1μs，跳變幅度為0mA至30mA。

圖6 負(fù)載從0.3mA到30mA變化時(shí)LDO的瞬態(tài)響應(yīng)

LDO在瞬態(tài)仿真中當(dāng)負(fù)載電流從0.3mA上升到30mA時(shí)，輸出電壓穩(wěn)定在1.79V。2.3 版圖設(shè)計(jì)

圖7 整體版圖

如圖7所示，整體版圖中最下面的部分為功率管Mp，右側(cè)的部分為VCCS模塊，最上面的部分為基準(zhǔn)電壓源Vref，電阻反饋RES和誤差放大器AMP位于版圖的中間部分。在繪制版圖過程中，為減少各模塊間走線長度，消除寄生參數(shù)對電路的影響，以及獲得更好的匹配性，我們首先對電路中各子模塊進(jìn)行總體布局，根據(jù)確定好的整體版圖及I/O的位置，合理的分配各子模塊版圖位置及信號連接方式等。對于復(fù)雜的LDO電路來說，好的布局不僅可以減小芯片面積，還能防止信號間的干擾，減小噪聲，從而保證芯片性能。

經(jīng)仿真驗(yàn)證，電路達(dá)到的性能指標(biāo)如表1所示：

基于像素電荷補(bǔ)償?shù)某瑢拕討B(tài)范圍CMOS圖像傳感器研究（項(xiàng)目批準(zhǔn)號：61274023）。