華中科技大學(xué) 楊 景 曾 強(qiáng) 高一凡

低功耗振蕩器設(shè)計(jì)

華中科技大學(xué) 楊 景 曾 強(qiáng) 高一凡

在小型化可穿戴電子產(chǎn)品中，晶體振蕩器作為SOC參考時(shí)鐘占有很大的空間體積，如果設(shè)計(jì)高精度VCO,可以省去晶體空間體積，降低成本及晶體參考時(shí)鐘部分電路功耗。本設(shè)計(jì)用改進(jìn)的補(bǔ)償模塊降低頻率穩(wěn)定性受PVT變化的影響，采用華潤上華0．35umCMOS工藝，在華大九天Aether平臺上實(shí)現(xiàn)了一個(gè)中心頻率為433．92MHz的低功耗高精度振蕩器。

環(huán)形振蕩器；低功耗；頻率補(bǔ)償

根據(jù)設(shè)計(jì)目標(biāo)，我們使用帶隙基準(zhǔn)電路提供PTAT偏置電流，通過補(bǔ)償模塊提供控制電壓給VCO模塊，使得振蕩器達(dá)到較為穩(wěn)定的工作頻率。

圖1 整體結(jié)構(gòu)圖

帶隙模塊負(fù)責(zé)提供PTAT的電流基準(zhǔn)，從而利用電流鏡鏡像的方式提供各支路的偏置電流，同時(shí)該電流與絕對溫度成正比，當(dāng)溫度升高時(shí)，VCO模塊的偏置電流增大，使得振蕩頻率升高，當(dāng)溫度降低時(shí)，則使得振蕩頻率降低，因此，可以起到一定程度上的頻率補(bǔ)償作用。而電路的核心VCO模塊要有較好的線性度，適當(dāng)?shù)闹行念l率以及寬的頻率調(diào)節(jié)范圍。根據(jù)巴克豪森準(zhǔn)則，要使電路起振，整個(gè)電路的環(huán)路增益H(jw)必須滿足：

圖2 VCO中的單級放大器

以下是經(jīng)過推導(dǎo)的該VCO的頻率和低頻增益的表達(dá)式：差分延時(shí)單元每級延時(shí)：

振蕩頻率：

每級VCO的低頻增益Av滿足：

差分延時(shí)單元與單端輸入輸出的緩沖級比，差分緩沖級輸出對環(huán)境噪聲具有更強(qiáng)的抗干擾能力。振蕩頻率隨著Vctrl的增加而減小，隨著bias即偏置電壓的增大而增大。

然而，我們需要有補(bǔ)償電路來生成控制VCO振蕩頻率的控制電壓Vctrl，同時(shí)能夠補(bǔ)償電源電壓，溫度和工藝角變化對振蕩頻率的影響。

圖3 補(bǔ)償模塊的等效電路圖

環(huán)形振蕩器的頻率受到溫度和工藝參數(shù)漂移的影響，這主要是源于MOS管的性能隨溫度和工藝參數(shù)的漂移而改變。例如：當(dāng)溫度和工藝參數(shù)變化時(shí)，載流子遷移率和閾值電壓將會隨之變化，從而影響了環(huán)形振蕩器的頻率。當(dāng)溫度和工藝變化時(shí)，載流子的遷移率以及閾值電壓會隨著溫度的改變而改變，具體變化的函數(shù)關(guān)系可用以下公式來表示：

其中α表示負(fù)溫度系數(shù)，即閾值電壓的絕對值隨溫度升高而減小。

當(dāng)溫度升高時(shí)，載流子遷移率減小，閾值電壓絕對值減小，綜合起來頻率會降低，相反，溫度降低時(shí)頻率升高。

工藝模擬仿真分為五種情況，分別為：

ff,ss,tt,fs,sf。

其中，前者表示NMOS管的工藝情況，后者PMOS管的工藝情況，將兩者組合即為系統(tǒng)的工藝情況。工藝中的最快和最慢指的是在工藝制造過程中，由于柵氧化層的厚度與摻雜濃度的不均勻所導(dǎo)致的MOS管閾值電壓的值和載流子遷移率的不確定性，f表示閾值電壓的絕對值最小，s表示閾值電壓的絕對值最大，t表示中等。

當(dāng)從快工藝角過渡到慢工藝角時(shí)，頻率降低。

圖4 補(bǔ)償模塊核心電路

補(bǔ)償機(jī)理：

（1）溫度補(bǔ)償，由于三極管的VBE隨著溫度的升高而降低，所以V1具有負(fù)溫度系數(shù)，也就補(bǔ)償了溫度對頻率的影響；

（2）工藝補(bǔ)償，在此次的華潤上華工藝中，主要是PMOS的工藝角的變化對頻率有較大影響。當(dāng)從快工藝角到慢工藝角時(shí)，此支路上面的兩個(gè)二極管連接的PMOS的閾值電壓絕對值增大，所以等效電阻變大，導(dǎo)致V1（即M2管的漏極電壓）減小，當(dāng)從慢工藝角到快工藝角時(shí)，V1增大，從而可以補(bǔ)償工藝角的變化對頻率的影響；

（3）電源電壓補(bǔ)償：

Vctrl隨著VDD呈直線上升，斜率近似為1，即（VDD -Vctrl）的值是一個(gè)定值，根據(jù)振蕩頻率f的表達(dá)式，Vctrl隨VDD的變化有效的補(bǔ)償了頻率隨VDD的變化。當(dāng)然，VDD還通過影響工作電流，輸出節(jié)點(diǎn)的電阻，對地電容來影響頻率。

生成V1之后，再連接一個(gè)運(yùn)算放大器，對補(bǔ)償斜率進(jìn)行調(diào)節(jié)，也就加大了補(bǔ)償程度，以實(shí)現(xiàn)更加精確的補(bǔ)償，由于電阻負(fù)反饋將V1增大到原來的2.25倍（即運(yùn)放的輸出V2=2.25*V1），此時(shí)輸出太大，必須將其減去一個(gè)定值，即將運(yùn)放的輸出V2再接源一個(gè)跟隨器(由M3和M4管組成)，減去一個(gè)Vgs的值，得到最終的Vctrl，來控制VCO的頻率。

電路優(yōu)點(diǎn)總結(jié)：

（1）帶隙基準(zhǔn)源輸出的PTAT電流隨電源電壓，工藝角的變化非常小，與絕對溫度成嚴(yán)格的正比例關(guān)系，為電路其他部分提供了穩(wěn)定的偏置；

（2）VCO模塊采用差分結(jié)構(gòu)，相對于單端輸入輸出的延時(shí)單元來說,差分延時(shí)單元對環(huán)境噪聲具有更強(qiáng)的抗干擾能力；

（3）整形模塊達(dá)到了比較大的增益，將具有一定相位噪聲的正弦波變成了數(shù)字方波；

（4）VCO模塊中，Vctrl和偏置bias分開，這樣就為我們補(bǔ)償振蕩頻率隨PVT的變化提供了兩條途徑，使得補(bǔ)償?shù)挠嗟馗蟆＃ㄈ绻粋€(gè)端口既作為偏置端口，又作為Vctrl,則頻率穩(wěn)定度肯定不如現(xiàn)在的效果好，因?yàn)橐粋€(gè)端口同時(shí)“干了兩件事情”。）

[1]原著Behzad Razavi,陳貴燦,程軍,張瑞智,等譯．模擬CMOS集成電路設(shè)計(jì)[M]．西安交通大學(xué)出版社．

[2] 李學(xué)軍．帶溫度和工藝補(bǔ)償?shù)沫h(huán)形振蕩器的設(shè)計(jì),湖南大學(xué),2012年7月．