東南大學(xué)信息科學(xué)與工程學(xué)院 孫天慧 黃爾平 羅 汀

530nW超低功耗高效率能量收集芯片設(shè)計(jì)

東南大學(xué)信息科學(xué)與工程學(xué)院 孫天慧 黃爾平 羅 汀

本文基于動(dòng)態(tài)占空比控制技術(shù)設(shè)計(jì)了一個(gè)超低功耗高效率的BUCK型能量收集芯片，動(dòng)態(tài)占空比控制技術(shù)可以根據(jù)負(fù)載電流調(diào)整BUCK開(kāi)關(guān)電源的占空比以提高效率。電路在CSMC 0．35μm CMOS工藝下設(shè)計(jì)，仿真顯示，在工作電壓為5．5V時(shí)，電路欠壓時(shí)功耗為360nA，在無(wú)負(fù)載正常輸出時(shí)功耗為530nA，峰值效率為96%。

動(dòng)態(tài)占空比控制；低功耗；高效率；BUCK轉(zhuǎn)換器；能量收集

微能量收集包括各種能量來(lái)源，比如動(dòng)能、電磁能、熱能、原子能和生物能等。由于無(wú)線與低功耗電子器件的發(fā)展，以及傳感器、微電子機(jī)械能量系統(tǒng)（MEMS）等組件的不斷進(jìn)步，引發(fā)了能量收集技術(shù)的基礎(chǔ)性變革，在未來(lái)一些新興的大量應(yīng)用中，有望應(yīng)用到能量收集技術(shù)來(lái)供電[1]。對(duì)于功率密度僅在幾百μW/cm2到幾十mW/cm2之間的環(huán)境能量（包括光、溫差、振動(dòng)等），如此之小的能量要采集并使用它，就必須盡量減小收集過(guò)程和電壓轉(zhuǎn)換過(guò)程的損耗。

I 電路設(shè)計(jì)

能量收集芯片的電路架構(gòu)如圖1.1所示，除了10μH電感和47μF電容外，其他部分均在內(nèi)部集成，主要模塊包括：整流橋電路、超低功耗基準(zhǔn)電路、電壓檢測(cè)電路（過(guò)壓欠壓檢測(cè)）、振蕩器、控制邏輯和占空比控制電路[2]、功率管及其驅(qū)動(dòng)器、電感電流檢測(cè)比較器A1和輸出電壓檢測(cè)比較器A2。

圖1.1 能量收集芯片電路架構(gòu)

電路采用PWM和PFM混合控制模式[3]，電路架構(gòu)的主要工作特點(diǎn)為：

（1）占空比控制電路：為數(shù)字電路，它可以根據(jù)輸出電壓和振蕩器的脈沖數(shù)決定振蕩器輸出脈沖的占空比，相當(dāng)于結(jié)合了PFM和PWM兩種控制模式。

（2）動(dòng)態(tài)控制低功耗模式：當(dāng)輸出電壓達(dá)到要求時(shí)，讓部分電路進(jìn)入低功耗模式，可以有效減小電路本身的功耗，在高低負(fù)載下均保持高效率。

（3）相比于傳統(tǒng)的PWM控制模式：這里采用數(shù)字式占空比控制，可以取消開(kāi)關(guān)電源的模擬環(huán)路，不用考慮穩(wěn)定性問(wèn)題，能夠極大的降低電路復(fù)雜度和功耗。

1.1 振蕩器

振蕩器要求能夠提供15%、35%、55%和75%占空比的輸出時(shí)鐘信號(hào)，為了控制振蕩器的功耗，這里選用對(duì)電容充放電的結(jié)構(gòu)，振蕩器結(jié)構(gòu)示意圖如圖1.2所示。

圖1.2 振蕩器結(jié)構(gòu)示意圖

通過(guò)控制不同權(quán)值的電流源對(duì)電容沖放電實(shí)現(xiàn)對(duì)占空比的控制，電流權(quán)值通過(guò)電流鏡加上控制開(kāi)關(guān)ABCD來(lái)實(shí)現(xiàn)，而控制字D1D0由占空比控制電路提供。通過(guò)設(shè)置單位電流，閾值電壓VTH和VTL的差值以及充放電電容的大小可以準(zhǔn)確的確定輸出占空比，輸出Vpulse為振蕩器的輸出時(shí)鐘信號(hào)。

1.2 邏輯控制電路

邏輯控制電路[4]主要實(shí)現(xiàn)輸出功率PMOS管和續(xù)流NMOS管的時(shí)序控制，使得控制功率管NMOS和PMOS的柵極控制信號(hào)不交疊，同時(shí)能夠滿足開(kāi)關(guān)電源的控制邏輯。根據(jù)BUCK控制器的原理得到如圖1.3所示的邏輯控制電路。

圖1.3 邏輯控制電路原理框圖

圖中Vpulse為振蕩器輸出的時(shí)鐘，Vi0為電感電流檢測(cè)放大器A1的輸出，時(shí)序控制邏輯滿足，當(dāng)輸出功率管PMOS導(dǎo)通時(shí)，續(xù)流管NMOS關(guān)斷；當(dāng)功率管PMOS關(guān)斷后，續(xù)流管NMOS打開(kāi)，并且當(dāng)電感電流減小到零時(shí)續(xù)流管NMOS被關(guān)斷。不交疊時(shí)序控制是為了保證功率管PMOS和續(xù)流管NMOS不會(huì)同時(shí)導(dǎo)通，并且存在一定的死區(qū)時(shí)間以防止直通電流損耗能量。

1.3 占空比控制電路

占空比控制電路根據(jù)振蕩器的脈沖數(shù)來(lái)決定振蕩器輸出時(shí)鐘的占空比，由數(shù)字時(shí)序邏輯電路實(shí)現(xiàn)。如圖1.4所示。其基本思想是：重載時(shí)振蕩器連續(xù)輸出的時(shí)鐘數(shù)較多（比如大于UP），為克服負(fù)載消耗的能量，此時(shí)應(yīng)該增大振蕩器輸出時(shí)鐘的占空比（與PWM控制原理相同），這樣可以減小振蕩器連續(xù)輸出的脈沖數(shù)，即振蕩器的工作時(shí)間以及電路中各個(gè)模塊的切換次數(shù)以降低功耗；在輕載時(shí)振蕩器連續(xù)輸出的時(shí)鐘數(shù)較少（比如小于DN），此時(shí)應(yīng)該減小振蕩器輸出時(shí)鐘的占空比，這樣可以增大振蕩器連續(xù)輸出的脈沖數(shù)。這種方法可以減小輸出電壓的紋波，并將振蕩器的輸出時(shí)鐘脈沖數(shù)保持在一個(gè)范圍內(nèi)，也即結(jié)合PFM和PWM兩種控制模式。

1.4 輸出電壓檢測(cè)比較器

圖1.4 占空比控制原理框圖

圖1.5 輸出電壓檢測(cè)比較器原理圖

輸出電壓檢測(cè)比較器是一個(gè)改進(jìn)型高增益比較器，主要由前置放大器，鎖存器和自偏置差分放大器[5]構(gòu)成，如圖1.5所示。差分放大器提供小信號(hào)增益，鎖存器在進(jìn)一步放大信號(hào)的同時(shí)實(shí)現(xiàn)鎖存功能，使得比較器具有遲滯功能，自偏置放大器可以克服擺率的限制。

2 版圖設(shè)計(jì)

整體版圖如圖2.1所示，芯片共有26個(gè)IO口，核心面積為0.63×0.83mm2。由于輸入輸出電流較大，所以電源IO口有7個(gè)，地IO口有8個(gè)，為了保證電流通路，IO口和芯片內(nèi)部連接使用粗金屬線。芯片核心面積為0.63× 0.83mm2，加IO口和seal ring之后總面積為1.77×1.9mm2。

圖2.1 芯片整體版圖

3 仿真結(jié)果

仿真結(jié)果表明，在輸入電壓范圍2.7~5.5V時(shí)，輸出電壓為穩(wěn)定的1.8V，最大帶載能力超過(guò)100mW。電路欠壓時(shí)功耗為360nA，在無(wú)負(fù)載正常輸出時(shí)功耗為530nA，峰值效率達(dá)到96%。當(dāng)負(fù)載為50Ω時(shí)，各節(jié)點(diǎn)電壓波形如圖3.1所示。

圖3.1 50Ω負(fù)載時(shí)瞬態(tài)波形

進(jìn)行效率仿真時(shí)，設(shè)置輸出電壓初始狀態(tài)，并在輸出端施加一個(gè)恒流源，通過(guò)計(jì)算輸出總功耗和輸入總功耗后兩者相除得到效率。由于輸入電壓和負(fù)載電流均為恒定值，所以只需要計(jì)算輸出電壓和輸入電流的平均值即可算的功耗。三種電源電壓下的效率匯總圖如圖3.2所示。當(dāng)負(fù)載電流在幾十微安到幾十毫安時(shí)效率均在80%以上。